Augendiagramm erklärt: Augenhöhe, Augenbreite und Jitter auf High-Speed-Leiterplatten lesen

Von GW | Zuletzt aktualisiert: November 2026 (Aktualisiert im November 2026)

In der Elektronik untersucht ein Augendiagramm serielle Kommunikationskanäle statt der menschlichen Anatomie, auch wenn seine Signalform einem Auge ähnelt. Laut der PCIe-7.0-CEM-Kanalvalidierungsstudie des Signal Integrity Journal ist die Geschwindigkeit von PCI-Express-Verbindungen von 2.5 GT/s in früheren Generationen auf 64 GT/s bei PCIe 6.0 und 128 GT/s bei PCIe 7.0 gestiegen. Entsprechend hat sich ein Symboleinheitsintervall von 400 ps auf 15.625 ps verkürzt. Bei diesen höheren Geschwindigkeiten verursachen Skin-Effekt und Verluste im Dielektrikum in den Kupfer-Leiterbahnen Signalverzerrungen und unerwünschte Reflexionen, die das unentzerrte Auge schließen können, bevor es das Empfänger-Latch erreicht.

Was ist ein Augendiagramm in der High-Speed-Elektronik?

Auf High-Speed-Kanälen ist ein Augendiagramm ein statistisches Nachleuchtbild auf einem Oszilloskop, das aufeinanderfolgende Einheitsintervall-Segmente in einem Gesamtfenster überlagert, um Amplitudendämpfung, Intersymbolinterferenz und Zeitjitter über Millionen erfasster Symbolperioden bei der Verbindungsverifizierung sichtbar zu machen.

Jede serielle Verbindung überträgt einen kontinuierlichen Symbolstrom über eine Leiterbahn auf einer Leiterplatte oder ein Kabel. Der technische Leitfaden zu Augendiagrammen des In Compliance Magazine veranschaulicht diesen Faltungsprozess anhand aller acht 3-Bit-Sequenzen (000 bis 111). Durch die Überlagerung dieser acht Bitmuster in einem einzigen Zeitfenster werden steigende Flanken, fallende Flanken und stabile Pegel zu einem zusammengesetzten Diagramm gefaltet. Die vertikale Achse zeigt die Signalamplitude in Millivolt (mV). Die horizontale Achse stellt die auf ein Einheitsintervall normierte Zeit dar.

Die Dauer eines Einheitsintervalls entspricht dem Kehrwert der Symbolrate. Bei binärer Non-Return-to-Zero-Signalisierung (NRZ) entspricht ein Symbol einer Bitperiode. Ein 10-Gbps-NRZ-Strom hat ein UI von 100 ps. Eine 25-Gbps-Ethernet-Lane verengt dieses Fenster auf 40 ps. Bei 32 GT/s in PCIe 5.0 dauert ein UI 31.25 ps. Die PCIe-7.0-CEM-Kanalvalidierungsstudie des Signal Integrity Journal verfolgt diese Entwicklung über die Generationen hinweg. Die PCI-Express-Bandbreite stieg von 2.5 GT/s in den frühen 2000er-Jahren auf 64 GT/s bei PCIe 6.0 und 128 GT/s (64 GBaud PAM4, 15.625 ps UI) bei PCIe 7.0.

Eine Einzelschuss-Signalerfassung zeigt nur einen kurzen Zeitraum und erfasst lediglich einige Dutzend Bits. Seltene Übergangsfehler bleiben in solchen Aufnahmen verborgen. Farbabgestuftes Nachleuchten ist ein Diagnosewerkzeug, das Millionen von Übergängen darstellen kann und ein zweidimensionales Dichtehistogramm erzeugt. Seltene Signalverläufe bei Übergängen werden in kalten blauen und grünen Pixeln dargestellt. Warme rote und gelbe Pixel zeigen in dieser Darstellung, wo sich das Datensignal die meiste Zeit aufhält. Ingenieure nutzen diese Anzeige zur Überprüfung von Digitalaudio, unkomprimierten Videoverbindungen und Multi-Gigabit-Server-Backplanes. Ein offener mittlerer Bereich der Anzeige weist auf Zeit- und Spannungsreserven für die dargestellten Abtastwerte hin, während seltener Jitter und Rauschen eine statistische Ausläuferanalyse erfordern können.

So lesen Sie Augenhöhe, Augenbreite und Kreuzungsprozentsatz

Sie lesen ein Augendiagramm, indem Sie sechs grundlegende Geometriemetriken auf der Anzeige messen. Diese Metriken sind die Spannungspegel für Logisch 1 und Logisch 0, die Augenamplitude, die vertikale Augenhöhe, die horizontale Augenbreite, der Kreuzungsprozentsatz sowie die Anstiegs- und Abfallzeiten der Flanken. Alle sechs Messwerte definieren die Augenöffnung und quantifizieren die Verbindungsleistung unter Last.

Ingenieure verwechseln häufig Augenamplitude und Augenhöhe. Die Augenamplitude ist die Differenz zwischen der mittleren Spannung für Logisch 1 (V_1,mean) und der mittleren Spannung für Logisch 0 (V_0,mean). Laut dem Leitfaden zum Augendiagramm für High-Speed-Leiterplatten von Sierra Circuits tasten Oszilloskope beide Pegelmittelwerte über die mittleren 40 % bis 60 % der horizontalen Zeitachse ab. Die Augenhöhe ist der vertikale Abstand zwischen den inneren Pegelgrenzen. Eine 3-Sigma-Histogrammanzeige verwendet feste statistische Grenzen, während die BER-basierte Augenhöhe innere Konturen nutzt, die für die angegebene Fehlerwahrscheinlichkeit berechnet wurden. Die Aufschlüsselung der Signalformmessung des In Compliance Magazine zeigt, wie vertikale Histogramme diese Pegelgrenzen definieren.

Anhand der vertikalen 3-Sigma-Histogrammgrenzen des Oszilloskops berechnet das Messgerät:

Augenamplitude = V1_mean – V0_mean;
Augenhöhe (3-Sigma) = (V1_mean – 3 × sigma_1) – (V0_mean + 3 × sigma_0);
Kreuzungsprozentsatz = 100 × (V_cross – V0_mean) / (V1_mean – V0_mean).

Die horizontale Augenbreite misst das freie Zeitfenster zwischen den steigenden und fallenden Kreuzungshistogrammen am Entscheiderschwellenwert. Der Kreuzungsprozentsatz gibt an, wo sich steigende und fallende Flanken relativ zu den Logikpegeln schneiden. Ein Kreuzungspunkt abseits des mittleren Pegels weist auf eine vertikale Kreuzungsasymmetrie hin. Diese Verschiebung kann durch ungleiche Anstiegs- und Abfallflankensteilheiten oder durch Tastverhältnisverzerrung (DCD) entstehen, bei der High- und Low-Pulsbreiten ungleich sind. Die Signalübergangsanalyse von Sierra Circuits hält fest, dass Anstiegs- und Abfallzeiten zwischen den Schwellenwerten von 10 % und 90 % gemessen werden. Ingenieure nutzen zudem Schwellenwerte von 20 % und 80 % oder 30 % und 70 %, um Pre-Shoot-Artefakte zu vermeiden. Die Wahrung einer sauberen Flankensymmetrie auf dicht bestückten Mehrlagenleiterplatten erfordert symmetrische Lagenaufbauten, wie in unserem Leitfaden zum 8-12-Lagen-Lagenaufbau und zur kontrollierten Impedanz beschrieben.

Wie Jitter die Augenbreite verengt: TJ, RJ, DJ und DCD erklärt

Jitter verengt die horizontale Augenbreite, indem er Signal-Nulldurchgänge gegenüber dem idealen rückgewonnenen Taktzeitpunkt nach vorne oder hinten verschiebt. Unbegrenzter Gaußscher Zufallsjitter (RJ) nimmt mit der Beobachtungstiefe zu, während deterministischer Jitter (DJ) begrenzt ist. Um den Gesamtjitter (TJ) bei der Ziel-Bitfehlerrate zu berechnen, müssen Ingenieure RJ von DJ trennen.

Wie in der Bewertung der Zeitreserve von Sierra Circuits dargelegt, nimmt die Zeitreserve rapide ab, sobald sich der Gesamtjitter 0.5 UI nähert. Im Dual-Dirac-Jittermodell führt ein Gesamtjitter von 0.5 UI zu einer horizontalen Augenbreite von 0.5 UI bei der Ziel-BER, noch bevor die Anforderungen des Empfänger-Abtastfensters berücksichtigt werden. Der Gesamtjitter setzt sich aus zwei Teilen zusammen:

• Zufallsjitter (RJ) wird als mittelwertfreies, unbegrenztes Gaußsches Zeitrauschen modelliert und durch thermisches Rauschen, Schrotrauschen und Funkelrauschen in Oszillatoren und Referenztakten verursacht. Da Gaußsche Ausläufer bis ins positive und negative Unendliche reichen, skaliert der Spitze-Spitze-RJ mit der Ziel-BER.
• Deterministischer Jitter (DJ) besteht aus begrenzten Zeitabweichungen mit physikalischer Ursache. DJ setzt sich aus datenabhängigem Jitter (DDJ, verursacht durch Intersymbolinterferenz über wechselnde Bitfolgen), Tastverhältnisverzerrung (DCD) und weiteren Jitterarten zusammen.

Die vom Dual-Dirac-Modell verwendeten Ausläuferfaktoren stammen aus den Gaußschen Normalverteilungs-Ausläuferfunktionen des NIST. Damit ergibt sich der Gesamtjitter bei einer gegebenen BER zu:

TJ(BER) = DJ_delta_delta + 2 × Q(BER) × sigma_RJ; Augenbreite(BER) = 1 UI – TJ(BER)

Für eine binäre NRZ-Verbindung mit einer geforderten BER von 10 -12 beträgt der Gaußsche Ausläuferfaktor Q = 7.0345, sodass 2 × Q = 14.069 gilt. Folglich ist 2 × Q = 14.069. Betrachten wir eine Beispielrechnung für eine 25-Gbps-NRZ-Verbindung (1 UI = 40 ps). Angenommene Eingangsgrößen: Wir nehmen DJ dd = 8.0 ps und sigma RJ = 1.5 ps an. Wir multiplizieren 14.069 mit 1.5 ps und erhalten 21.1 ps Zufallsjitter. Wir addieren 8.0 ps DJ und erhalten für die BER von 10-12 einen Gesamtjitter (TJ) = 29.1 ps. Damit verbleibt eine offene horizontale Augenbreite = 40 ps – 29.1 ps = 10.9 ps (0.27 UI). Eine kurze Oszilloskopaufnahme von 1.000 Bits kann Gaußsche Ausläufer verfehlen und die horizontale Augenreserve überschätzen. Die vertikale Augenhöhe kann eine klarere Spannungsreserve bieten. Der gemessene Spitze-Spitze-Jitter eines Auges beschreibt nur die erfassten Abtastwerte und nicht den Gesamtjitter bei der Ziel-BER.

Bei PAM4-Verbindungen ist die Jitteranalyse noch strenger. Die PAM4-Validierungsanalyse des Signal Integrity Journal stellt fest, dass sich die Jitterbewertung bei PAM4-Verbindungen nicht wie bei binären NRZ-Verbindungen auf nur 2 NRZ-Übergangsflanken relativ zum rückgewonnenen Takt stützen kann. Stattdessen müssen 12 gerichtete Übergänge über alle vier Symbolzustände hinweg analysiert werden. Diese 12-Flanken-Analyse erfasst pegelabhängigen Versatz und Spannungsnichtlinearitäten.

Warum schneidet ein Augendiagramm mit einer dünnen einzelnen Pegellinie besser ab als eines mit einer dicken, unscharfen Pegellinie?

Eine dünne einzelne Pegellinie in der visuellen Darstellung eines Oszilloskop-Augendiagramms (oder Augenmusters) zeigt eng reproduzierbare Logikspannungspegel über alle Bitübergänge des digitalen High-Speed-Signals an. Diese Reproduzierbarkeit maximiert den vertikalen Störabstand. Eine dicke, unscharfe einzelne Pegellinie weist auf Amplitudenstreuung hin, meist durch thermisches Rauschen, unkompensierte ISI und/oder Übersprechen.

Von der Oszilloskop-Augenöffnung zu 10^-12-BER-Konturen und Badewannenkurven

Die Erstellung von BER-Konturkurven hilft dabei, endliche Augenaufnahmen in statistische Vorhersagen der Bitfehlerrate (BER) bis hinunter zu 10^-12 oder 10^-15 zu überführen. Diese Konturen verbinden Punkte gleicher Fehlerwahrscheinlichkeit über Spannung und Zeit. Die Badewannenkurve ist ein horizontaler Schnitt durch die Mitte der BER-Konturen.

Das Echtzeit-Nachleuchten am Oszilloskop überlagert Tausende bis Millionen von Einheitsintervallen und beobachtet direkt nur den Wahrscheinlichkeitsbereich von 10^-3 bis 10^-6. Der Nachweis einer BER-Reserve von 10^-12 erfordert daher eine Ausläuferextrapolation des Gaußschen Zufallsjitters oder eine statistische Augenfaltung. Nach der binomialen Konfidenzmathematik (1 – 0.05^1/N ≈ 3/N) begrenzt die Beobachtung von null Fehlern in 10⁶ erfassten Bits die Fehlerwahrscheinlichkeit auf rund 3 × 10^-6. Die Forschung zur statistischen Augendiagramm-Modellierung von MDPI Electronics zeigt, warum eine direkte Transienten-Simulation diese Lücke nicht schließen kann. Eine Transienten-Simulation im Zeitbereich muss 50, 64 oder 100 Punkte pro Einheitsintervall abtasten. Ein Durchlauf von 10¹² Bits im Transientenmodus würde den Arbeitsspeicher einer Workstation sprengen. Statistische Augensimulatoren lösen dies, indem sie die Einzelbit-Impulsantwort des Kanals mit Übergangswahrscheinlichkeiten falten. Sie berücksichtigen auch Leitungscodierungen wie 8B/10B oder TMDS, bei denen die Übergangswahrscheinlichkeit über oder unter 0.5 liegt.

Bei PCIe-6.0- und PCIe-7.0-PAM4-Verbindungen erreichen die rohen physikalischen Kanäle am Entscheider nicht direkt eine BER von 10^-12. Die Spezifikationsübersicht der PCI-SIG zu FEC und FLIT-Fehlerkorrektur bei PCIe 6.0 erläutert diese mehrschichtige Architektur. Der entzerrte Empfänger zielt auf eine Pre-FEC First Bit Error Rate (FBER) strikt unter 10^-6 ab. Eine leichtgewichtige, 3-fach verschachtelte Vorwärtsfehlerkorrektur (FEC) über feste 256-Byte-FLITs arbeitet anschließend mit CRC-Erkennung und FLIT-Wiederholung auf Verbindungsebene zusammen, um eine Verbindungszuverlässigkeit von 10^-12 zu erreichen.

Wie überprüft ein Augenmaskentest die Protokollkonformität?

Beim Augenmaskentest werden abgetastete Daten daraufhin geprüft, ob eine Signalform in einen vordefinierten Sperrbereich eindringt. (Sierra Circuits) Sechs Punkte entlang einer inneren Grenze definieren zusammen mit äußeren Grenzspannungspegeln diesen Sperrbereich. Für die vollständige Protokollkonformität muss der Maskentest zusammen mit Jitter-, Rückflussdämpfungs- und einem entzerrten Empfänger-BER-Test durchgeführt werden.

6 Verzerrungsmuster im Augendiagramm und ihre Ursachen

Verzerrungsformen im Augendiagramm weisen auf mögliche Probleme der Bitübertragungsschicht auf der Leiterplatte hin. Vertikale Kompression deutet auf Kanaldämpfung hin, Doppelpegel auf ISI, Reflexionen oder Überentzerrung, unscharfe Pegel auf Übersprechen und eine gekippte Kreuzung auf differentiellen Laufzeitversatz.

Das Erhöhen des Spannungshubs bei einem sich im Kanal schließenden Auge verschlimmert das Nahnebensprechen und verschwendet Leistung. In Kanälen ab PCIe 3.0 wird jedes Ende des Kanals (Sender und Empfänger) entzerrt, um ein durch Kanal-ISI geschlossenes Auge wiederherzustellen. Ein geschlossenes, unentzerrtes passives Auge bedeutet daher nicht zwangsläufig einen Kanalausfall. Für PCIe-6.0- und 7.0-PAM4-Kanäle nennt die CEM-Kanalkonformitätsstudie des Signal Integrity Journal einen klaren Gut/Schlecht-Maßstab. Der Referenzempfänger muss so entzerrt werden, dass er ein Pre-FEC-FBER-Ziel von 10^-6 erreicht, um das BER-Ziel von 10^-12 einzuhalten.

Einer der schädlichsten Defekte auf einer Leiterplatte ist eine ungenutzte Hülse einer Durchgangsbohrung, die als leerlaufender Viertelwellen-Stub wirkt. Ihre erste Einfügedämpfungsresonanz tritt auf bei:

f_res = c / (4 × L_stub × sqrt(Dk_eff)).

Angenommene Eingangsgrößen: effektive Dielektrizitätskonstante Dk_eff = 4.0 und Lichtgeschwindigkeit c = 11.8 in/ns. Auf einer dicken Backplane resoniert ein Via-Stub von 120 mil (0.120 in) bei 12.3 GHz. Das erzeugt einen tiefen Dämpfungseinbruch bei 25-28-Gbps-NRZ-Signalen. Auf einer gängigen Multilayer-Leiterplatte resoniert ein Stub von 60 bis 80 mil zwischen 18.4 GHz und 24.6 GHz. Dieser Einbruch verzerrt 32-GT/s-PCIe-5.0- und 64-GT/s-PCIe-6.0-Kanäle, wie in Studien zu Via-Stub-Resonanzen in IEEE Xplore untersucht wurde. Zur Überprüfung der Kanaldämpfung auf Fertigungsnutzen definiert IPC-TM-650 Methode 2.5.5.12A fünf Prüfverfahren für die Einfügedämpfung, darunter Single-Ended TDR to Differential Insertion Loss (SET2DIL, Methode D) und VNA-S-Parameter im Frequenzbereich (Methode E). SET2DIL erfasst die gesamte Einfügedämpfung des Coupons einschließlich der Via-Übergänge. Der Gesamtverlust setzt sich aus elektrischen Verlusten im Kupfer und Verlustmechanismen im Dielektrikum zusammen.

Diagnosekarte für 6 Augenschluss-Signaturen

Diese Diagnosematrix verknüpft sechs Augenverzerrungen am Oszilloskop (mit Unterfällen für ISI gegenüber Überentzerrung sowie NEXT gegenüber FEXT) mit ihren elektronischen Mechanismen, den Ursachen auf Leiterplatten und den Labortests zu ihrer Bestätigung.

NRZ- vs. PAM4-Augendiagramme bei PCIe, Ethernet, USB und DDR

Ein NRZ-Augendiagramm nutzt zwei Spannungspegel, um 1 Bit pro Einheitsintervall mit einer einzigen Augenöffnung zu übertragen. Ein PAM4-Augendiagramm verwendet vier Spannungspegel, um 2 Bits pro Einheitsintervall zu übertragen. Bei gleichem Gesamtspannungshub und gleichmäßig verteilten Pegeln stapelt PAM4 drei vertikale Augen und erleidet eine vertikale SNR-Einbuße von 9,54 dB.

Das Packen von zwei Bits in jedes Symbol halbiert die Nyquist-Grundfrequenz im Vergleich zu NRZ. PCIe 6.0 überträgt mit 64 GT/s unter Verwendung von 32 GBaud PAM4 bei einer Nyquist-Frequenz von 16 GHz. PCIe 7.0 verdoppelt den Durchsatz auf 128 GT/s mit 64 GBaud PAM4 und einer Nyquist-Frequenz von 32 GHz. Die Aufteilung desselben gesamten Sendespannungshubs auf drei vertikale Augenöffnungen verringert jedoch den Abstand benachbarter Pegel auf ein Drittel (20 × log₁₀(3) ≈ 9,54 dB SNR-Einbuße). In PAM4-Kanälen beeinflussen ISI und ungleiche Übergangszeiten über die 12 gerichteten Übergänge hinweg auch die drei horizontalen Augenöffnungen. Die 128-GT/s-PAM4-CEM-Kanaltests des Signal Integrity Journal ergaben unter vergleichbaren Bedingungen einen Verlust von rund 33 % an verfügbarer horizontaler Augengröße gegenüber NRZ.

Um eine ungleichmäßige Kompression von PAM4-Augen zu berücksichtigen, definieren Standards strenge Anforderungen an das Level Separation Mismatch Ratio (R_LM). Die PCIe-7.0-Senderanforderungen des Signal Integrity Journal schreiben ein Mindest-SNDR von 34 dB und einen unkorrelierten Gesamtjitter von 2.0 ps Spitze-Spitze vor. Die Vorgabe legt außerdem R_LM auf 0.95 und den gefilterten Referenztakt-Phasenjitter auf unter 67 Femtosekunden RMS fest. Bei Multi-Gigabit-Verbindungen von PCIe 3.0 bis PCIe 7.0 darf ein unentzerrtes physikalisches Auge am Empfängerpin gemäß Spezifikation vollständig geschlossen aussehen. Die Konformität wird anhand des virtuellen Auges nach der Referenzempfänger-Entzerrung (CTLE, FFE und DFE) beurteilt. Bei höheren Frequenzen von 16-32 GHz wird der hochfrequente Verlust im Substrat zur Hauptbeschränkung. Die Hochfrequenzphysik erläutern wir in unserem Leitfaden zum HF- und Mikrowellen-Leiterplattendesign.

Wann ein geschlossenes Auge dennoch konform ist: Pre-Emphasis, CTLE und DFE

Ein High-Speed-Signalauge sieht bei direkter Messung am Gehäusepin des Empfängers (TP4) oft vollständig geschlossen aus. Passive Verluste im Kupfer und im Dielektrikum der Leiterplatte verursachen starke Intersymbolinterferenz (ISI) über den Kanal. Die Verbindung besteht die Konformitätsprüfung dennoch, weil der Sender-FFE sowie die On-Die-Filter CTLE und DFE des Empfängers den Frequenzgang verfeinern und Post-Cursor-ISI am Entscheiderpunkt auslöschen.

Das Antasten einer Multi-Gigabit-BGA-Lötperle mit einem Oszilloskop ohne Referenzempfängerfilter führt zu falschen Fehleranzeigen. Moderne SerDes-Kanalarchitekturen teilen die Entzerrung auf drei Stufen auf, wie in den Referenzempfänger-Auswertungen für elektrische 100G-Kanäle nach IEEE 802.3ck dargestellt:

1. Die Feed-Forward-Entzerrungsstufe des Senders (Tx FFE) nutzt ein Finite-Impulse-Response-Filter (FIR) am Sender, um Pre-Shoot- (Pre-Cursor-Tap) und De-Emphasis-Entzerrung (Post-Cursor-Tap) anzuwenden. Dieser Pre-Shoot dämpft die Amplitude niederfrequenter Bitfolgen und sorgt dafür, dass hochfrequente Flanken nach dem Verlust auf der Leiterplatte mit gleicher Amplitude eintreffen.
2. Der Empfänger nutzt zeitkontinuierliche lineare Entzerrung (Rx CTLE), um hochfrequente Signalanteile anzuheben und den Kanalfrequenzgang zu glätten. Da CTLE ein linearer Prozess zur Reduzierung von ISI ist, verstärkt übermäßiges Peaking auch hochfrequentes Übersprechen.
3. Die Entscheidungsrückkopplungs-Entzerrung (Rx DFE) nutzt eine nichtlineare Rückkopplungsschleife auf Basis zuvor entschiedener Symbole, um Post-Cursor-Intersymbolinterferenz am Entscheiderpunkt zu subtrahieren, ohne eingehendes Rauschen zu verstärken. Eine große Rauschspitze kann jedoch einen einzelnen Symbolfehler auslösen, den die DFE-Tap-Rückkopplung zu einem Bündelfehler (Burst Error) fortpflanzt. Wegen dieses Bündelfehler-Mechanismus spezifizieren PCIe 6.0 und 7.0 die First Bit Error Rate (FBER) und kombinieren DFE mit 3-fach verschachtelter FEC, CRC-Erkennung und FLIT-Wiederholung auf Verbindungsebene (PCI-SIG).

Das Herzstück jedes High-Speed-SerDes-Empfängers ist ein Entzerrer. Physikalische Tastköpfe können nach dem Summierer des Decision Feedback Equalizer (DFE) nicht in das Silizium-Die vordringen. Stattdessen nutzen Labortests IBIS-AMI-Simulationen oder fragen On-Die-Augenmonitore ab. Ein Beispiel ist das USPTO-Patent US10845402B2, bei dem eine On-Die-Lösung zur Entzerrer-Tap-Anpassung das Auge rekonstruiert. Ein durchdachter Lagenaufbau der Leiterplatte reduziert den rohen Kanalverlust, bevor das Signal in den Empfänger-Entzerrer gelangt.

Leiterplatten-Layout, Lagenaufbau und Laminatauswahl, die das Auge offen halten

Um das Auge einer High-Speed-Leiterplatte offen zu halten, müssen unter anderem der Verlustfaktor (Df) vom Laminat, die Rauheit der Kupferfolie, die Webart des Glasgewebes und die Via-Stub-Länge im Verhältnis zur erwarteten Nyquist-Frequenz berücksichtigt werden. Der Einsatz verlustarmer Laminate und von High-Volume-Low-Pressure-Kupfer (HVLP) verringert die Dämpfung. Zudem reduziert gespreiztes Glasgewebe den gewebeinduzierten Laufzeitversatz, und Tiefenbohren (Backdrilling) oder HDI-Mikrovias mindern Via-Stub-Reflexionen.

Eine Entzerrung kann glatte, frequenzabhängige Verluste im Dielektrikum ausgleichen. Tiefe Viertelwellen-Via-Stubs begrenzen jedoch die Wiederherstellung, und Glasgewebe-Skew führt zu ungleichen Signallaufzeiten, welche die differentielle Augenöffnung verkleinern. Für 128-GT/s-PAM4-Verbindungen begrenzen die PCIe-7.0-Routing-Vorgaben des Signal Integrity Journal den gesamten Pad-zu-Pad-Kanalverlust bei 32 GHz auf rund -36 dB. Dieses Budget setzt einen Richtwert, bei dem Leiterbahnen auf der Leiterplatte bei der Nyquist-Frequenz weniger als 1,0 dB Einfügedämpfung pro Zoll (2,5 cm) aufweisen müssen. Für andere serielle Standards ergibt die Division des zugewiesenen Leiterbahnverlusts in dB durch die geführte Leiterbahnlänge den zulässigen mittleren Leiterbahnverlust pro Längeneinheit. Gleichzeitig bestätigt die IEEE-Xplore-Forschung zu Via-Stub-Resonanzen bei High-Speed-Signalen, dass das Kürzen ungenutzter Hülsen einer Durchgangsbohrung durch tiefenkontrolliertes Backdrilling Resonanzeinbrüche über das Signalband hinausschiebt.

Dielektrizitätskonstante und Verlustfaktor vom Laminat sowie die Rauheit der Kupferfolie variieren mit dem Glasgewebe, dem verpressten Harzgehalt und der Prüffrequenz. Die endgültige Freigabe für den Lagenaufbau muss die Impedanz- und Verlustberechnung des verpressten Prepregs vom Leiterplattenhersteller verwenden. Ingenieure, die von komplexen 16-24-Lagen-Leiterplatten mit Verpressung sowie Blind- und Buried-Vias auf 32-42-Lagen-Lagenaufbauten und Signalintegrität skalieren, müssen ihre Materialauswahl frühzeitig festlegen. Rogers und die verlustarme High-Speed-Leiterplattenfertigung lassen sich hervorragend mit der HDI-Mikrovia-Leiterplattenfertigung kombinieren, wodurch resonante Stubs einer Durchgangsbohrung bei dichten SERDES-Breakouts entfallen.

Laminat- und Via-Stub-Budgetmatrix für High-Speed-Leiterplatten

Diese neunzeilige Synthesematrix verknüpft Datenraten-Klassen, serielle Protokolle, Df-Klassen vom Laminat, Rauheitsprofile von Kupfer, Webarten von Glasfaser und Architekturen zur Via-Stub-Kontrolle.

So richten Sie Oszilloskop und Taktrückgewinnung für die Augendiagramm-Analyse ein

Die Analyse eines Augendiagramms über serielle Protokolle hinweg erfordert das Verständnis der Oberwellenstruktur Ihres Signals sowie eine darauf abgestimmte Oszilloskop- und Tastkopfbandbreite, ein an die Schleifenbandbreite des Protokolls angepasstes Golden-PLL-Taktrückgewinnungsfilter und ein De-Embedding der S-Parameter für alle Prüfadapter und Kabel.

Ein falsch konfigurierter Laboraufbau kann eine konforme Leiterplatte fehlerhaft erscheinen lassen oder echten Jitter verdecken. Prüfen Sie vor einer Beanstandung Ihrer Leiterplatte die folgenden fünf Schritte:

1. Wählen Sie die passende Gerätebandbreite anhand Ihres Modulationsformats. Ein Sampling-Oszilloskop benötigt laut dem Leitfaden zur Oszilloskop-Einrichtung von Sierra Circuits eine Bandbreite vom 1.5- bis 2-Fachen der Signalfrequenz. Für PAM4-Verbindungen nennen die PCIe-7.0-Messrichtlinien des Signal Integrity Journal bei PCIe 6.0 eine Mindestbandbreite des Echtzeit-Oszilloskops von 50 GHz. PCIe 7.0 (128 GT/s) erhöht die Mindestbandbreite des Echtzeit-Oszilloskops auf 65 GHz, um die Energie der zweiten Harmonischen bei 64 GHz zu erfassen.
2. Berücksichtigen Sie die Zeitbasisverzerrung und das Eigenrauschen des Oszilloskops. Die NIST-Forschung zu Zeitbasisverzerrungen und Messunsicherheiten bei Oszilloskopen zeigt, dass der am Oszilloskop angezeigte Augenjitter die geometrische Summe (RSS) aus Kanalbeeinträchtigungen und dem Eigenrauschen des Messgeräts ist. Kalibrieren und korrigieren Sie stets die horizontale Zeitbasisverzerrung. Das vertikale Signal lässt sich so skalieren, dass es den Dynamikbereich des ADC voll ausnutzt.
3. Konfigurieren Sie die Golden-PLL-Taktdatenrückgewinnung (CDR) exakt nach der Protokollspezifikation (beispielsweise f_baud/1667 oder die von PCIe vorgegebene PLL-Ordnung). Eine zu breit eingestellte CDR-Schleifenbandbreite folgt niederfrequentem periodischem Jitter und vergrößert die Augenbreite künstlich.
4. Wählen Sie eine PRBS-Länge, die für die Jitterart repräsentativ ist, die Sie belasten möchten. Kurze Muster wie PRBS7 (2 7 – 1 = 127 Bits) belasten schnelle Flankenübergänge. Lange Muster wie PRBS31 (2 31 – 1 Bits) decken Basislinienwanderung bei langen Bitfolgen und tiefe Intersymbolinterferenz auf.
5. Nutzen Sie bei im Feld eingesetzten Systemen den On-Die Lane Margining Receiver (LMR). Das Signal Integrity Journal weist darauf hin, dass PCIe-Verbindungen ab 16 GT/s im L0-Zustand integriertes LMR unterstützen können. Per Software lassen sich Zeit- und Spannungsreserven (sofern unterstützt) auf produktiven Systemen durchfahren.

Was Sie Ihrem Leiterplattenhersteller vorgeben müssen, um die Augendiagramm-Reserve abzusichern

Um Prozessschwankungen gegenüber den im Augendiagramm simulierten Werten zu beherrschen, geben Sie die Tabelle für den verpressten Lagenaufbau vor der Layout-Freigabe frei. Definieren Sie exakte Laminat-Slash-Sheets, Toleranzen für kontrollierte Impedanz, Grenzwerte für rückgebohrte Via-Stubs, TDR-Coupons nach IPC-TM-650 2.5.5.7A, Rauheitsgrenzen für HVLP-Kupfer und die Einfügedämpfung nach IPC-TM-650 2.5.5.12A.

Die Angabe „FR-4 oder gleichwertig, 100 Ohm differentiell“ auf einer Fertigungszeichnung lädt zu unangekündigten Materialersatzlösungen ein, die in der Serienfertigung die Augenhöhe schmälern. IPC-6012 IPC-Klasse 2 oder IPC-Klasse 3 definiert die Abnahmekriterien für die Leiterplatte. Moderne Linien für die Leiterplattenfertigung unterstützen zudem feine Leiterbahnbreiten und einen Leiterbahnabstand bis hinunter zu 2 mil (0.002 in), Toleranzen für kontrollierte Impedanz von ±5 % sowie eine Prototypenfertigung innerhalb von 24 Stunden (Sierra Circuits). Leiterplattenhersteller prüfen die Leiterbahn-Impedanz vor dem Versand der Leiterplatten an speziellen Nutzen-TDR-Coupons gemäß IPC-TM-650 Methode 2.5.5.7A. Coupons am Nutzenrand für kontrollierte Impedanz und Einfügedämpfung (TDR- und SET2DIL-Coupons) bestätigen die chargenbezogene Geometrie der Leiterbahn und die Konstanz vom Dielektrikum. Die Augenreserve auf Systemebene hängt weiterhin von Steckerübergängen, Gehäuseparasiten und den Tap-Gewichten des Transceiver-Entzerrers ab.

Jeder von uns gefertigte Produktionsnutzen durchläuft eine Schliffbildvalidierung, AOI sowie TDR-Prüfung auf kontrollierte Impedanz und Leiterplatteninspektion.

Häufig gestellte Fragen