Diagramme de l’œil expliqué : lire hauteur, largeur et gigue sur les circuits imprimés haute vitesse

Par GW | Dernière mise à jour : novembre 2026 (Mis à jour en novembre 2026)

Dans le monde de l’électronique, un diagramme de l’œil analyse les canaux de communication série plutôt que l’anatomie humaine, bien que la forme de son signal rappelle celle d’un œil. Selon l’étude de validation des canaux CEM PCIe 7.0 du Signal Integrity Journal, les liaisons PCI Express sont passées d’un débit de 2.5 GT/s dans les générations précédentes à 64 GT/s en PCIe 6.0 et 128 GT/s en PCIe 7.0. De même, l’intervalle unitaire de symbole a diminué de 400 ps à 15.625 ps. Avec ces vitesses accrues, l’effet de peau et la perte diélectrique dans les pistes de cuivre provoquent une distorsion du signal et des réflexions indésirables capables de fermer l’œil non égalisé avant qu’il n’atteigne la bascule du récepteur.

Qu’est-ce qu’un diagramme de l’œil en électronique haute vitesse ?

Sur les canaux haute vitesse, un diagramme de l’œil est une image statistique à persistance créée sur un oscilloscope qui superpose des segments consécutifs d’intervalle unitaire dans une fenêtre composite afin de révéler l’atténuation d’amplitude, l’interférence inter-symboles et la gigue temporelle sur des millions de périodes de symboles capturées lors de la vérification de la liaison.

Chaque liaison série transmet un flux continu de symboles sur une piste de circuit imprimé ou un câble. Le guide technique sur les diagrammes de l’œil d’In Compliance Magazine illustre ce processus de repliement à l’aide des huit séquences de 3 bits (de 000 à 111). La superposition de ces huit motifs binaires sur une seule fenêtre temporelle replie les fronts montants, les fronts descendants et les rails stables en un graphique composite unique. L’axe vertical représente l’amplitude du signal en millivolts (mV). L’axe horizontal représente le temps normalisé à un intervalle unitaire.

La durée d’un intervalle unitaire est égale à l’inverse de la rapidité de modulation. En signalisation binaire sans retour à zéro (NRZ), un symbole représente une période binaire. Un flux NRZ à 10 Gbps possède un UI de 100 ps. Une voie Ethernet à 25 Gbps réduit cette fenêtre à 40 ps. À 32 GT/s en PCIe 5.0, un UI dure 31.25 ps. L’étude de validation des canaux CEM PCIe 7.0 du Signal Integrity Journal retrace cette progression au fil des générations. La bande passante PCI Express est passée de 2.5 GT/s au début des années 2000 à 64 GT/s en PCIe 6.0 et 128 GT/s (PAM4 à 64 GBaud, UI de 15.625 ps) en PCIe 7.0.

Une capture de forme d’onde monocoup montre une courte durée et n’enregistre que quelques dizaines de bits. Les erreurs de transition rares restent masquées dans ces captures. La persistance à gradation de couleur, un outil de diagnostic, peut afficher des millions de transitions et génère un histogramme de densité bidimensionnel. Les trajectoires de signal rares lors des transitions apparaissent en pixels froids bleus et verts. Les pixels chauds rouges et jaunes indiquent où le signal de données passe la majeure partie de son temps dans cette illustration. Les ingénieurs utilisent cet affichage pour vérifier l’audio numérique, les liaisons vidéo non compressées et les fonds de panier de serveurs multigigabits. Une région centrale ouverte de l’affichage indique une marge temporelle et en tension pour les échantillons affichés, tandis que la gigue et le bruit rares peuvent nécessiter une analyse statistique des queues de distribution.

Comment lire la hauteur de l’œil, la largeur de l’œil et le pourcentage de croisement

Vous lisez un diagramme de l’œil en mesurant six métriques géométriques fondamentales à l’écran. Ces métriques sont les rails de tension des niveaux logiques 1 et 0, l’amplitude de l’œil, la hauteur verticale de l’œil, la largeur horizontale de l’œil, le pourcentage de croisement ainsi que les temps de montée et de descente des fronts. Ces six mesures définissent l’ouverture et quantifient les performances de la liaison en charge.

Les ingénieurs confondent souvent l’amplitude de l’œil et la hauteur de l’œil. L’amplitude de l’œil est la différence entre la tension moyenne du niveau logique 1 (V_1,mean) et la tension moyenne du niveau logique 0 (V_0,mean). D’après le guide du diagramme de l’œil pour circuit imprimé haute vitesse de Sierra Circuits, les oscilloscopes échantillonnent les moyennes des deux rails sur la zone centrale de 40 % à 60 % de l’axe temporel horizontal. La hauteur de l’œil est la distance verticale entre les limites internes des rails. Une lecture d’histogramme à 3 sigmas utilise des bornes statistiques fixes, tandis que la hauteur de l’œil basée sur le BER utilise des contours internes calculés pour la probabilité d’erreur spécifiée. L’analyse détaillée des mesures de forme d’onde d’In Compliance Magazine illustre comment les histogrammes verticaux définissent ces limites de rail.

À l’aide des bornes de l’histogramme vertical à 3 sigmas de l’oscilloscope, l’instrument calcule :

Amplitude de l’œil = V1_mean – V0_mean ;
Hauteur de l’œil (3 sigmas) = (V1_mean – 3 × sigma_1) – (V0_mean + 3 × sigma_0) ;
Pourcentage de croisement = 100 × (V_cross – V0_mean) / (V1_mean – V0_mean).

La largeur horizontale de l’œil mesure la fenêtre temporelle dégagée entre les histogrammes de croisement montant et descendant au seuil de décision. Le pourcentage de croisement localise l’intersection des fronts montants et descendants par rapport aux rails logiques. Un point de croisement éloigné du niveau médian indique une asymétrie verticale de croisement. Ce décalage peut provenir de vitesses de balayage inégales en montée et en descente ou d’une distorsion du rapport cyclique (DCD), lorsque les largeurs d’impulsion à l’état haut et à l’état bas sont inégales. L’analyse des transitions de signal de Sierra Circuits précise que les temps de montée et de descente sont mesurés entre les seuils de 10 % et 90 %. Les ingénieurs utilisent également les seuils de 20 % et 80 % ou de 30 % et 70 % pour éviter les artefacts de pré-oscillation (pre-shoot). Le maintien d’une symétrie propre des fronts sur des circuits imprimés multicouches denses nécessite un empilement des couches équilibré, comme détaillé dans notre guide sur l’empilement des couches et l’impédance contrôlée pour circuit imprimé de 8-12 couches.

Comment la gigue réduit la largeur de l’œil : explication de TJ, RJ, DJ et DCD

La gigue réduit la largeur horizontale de l’œil en décalant les passages par zéro du signal plus tôt ou plus tard que l’instant d’horloge récupéré idéal. La gigue aléatoire gaussienne non bornée (RJ) augmente avec la profondeur d’observation, tandis que la gigue déterministe (DJ) est bornée. Afin de calculer la gigue totale (TJ) au taux d’erreur binaire cible, les ingénieurs doivent séparer la RJ de la DJ.

Comme indiqué dans l’évaluation de la marge temporelle de Sierra Circuits, la marge temporelle diminue rapidement lorsque la gigue totale approche 0.5 UI. Dans le modèle de gigue Dual-Dirac, une gigue totale de 0.5 UI entraîne une largeur horizontale de l’œil de 0.5 UI au BER cible avant prise en compte des exigences de la fenêtre d’échantillonnage du récepteur. La gigue totale se compose de deux éléments :

• La gigue aléatoire (RJ) est modélisée par un bruit temporel gaussien non borné de moyenne nulle, provoqué par le bruit thermique, le bruit de grenaille et le bruit de scintillement dans les oscillateurs et les horloges de référence. Les queues gaussiennes s’étendent vers l’infini positif et négatif et, par conséquent, la RJ crête à crête évolue avec le BER cible.
• La gigue déterministe (DJ) consiste en des écarts temporels bornés ayant une cause physique. La DJ se compose de la gigue dépendante des données (DDJ, causée par l’interférence inter-symboles sur différentes séquences de motifs binaires), de la distorsion du rapport cyclique (DCD) et d’autres types de gigue.

Les multiplicateurs de queue utilisés par le modèle Dual-Dirac sont dérivés des fonctions de queue de probabilité normale gaussienne du NIST. À partir de ce qui précède, la gigue totale pour un BER donné est :

TJ(BER) = DJ_delta_delta + 2 × Q(BER) × sigma_RJ ; Largeur de l’œil(BER) = 1 UI – TJ(BER)

Pour une liaison binaire NRZ exigeant un BER de 10 -12, le facteur de queue gaussienne est Q = 7.0345, de sorte que 2 × Q = 14.069. Par conséquent, 2 × Q = 14.069. Examinons un exemple de calcul pour une liaison NRZ à 25 Gbps (1 UI = 40 ps). Valeurs supposées : supposons DJ dd = 8.0 ps et sigma RJ = 1.5 ps. Nous multiplions 14.069 par 1.5 ps pour obtenir 21.1 ps de gigue aléatoire. Nous ajoutons 8.0 ps de DJ pour obtenir la gigue totale (TJ) pour un BER de 10-12 = 29.1 ps. Cela laisse une largeur horizontale d’œil ouverte = 40 ps – 29.1 ps = 10.9 ps (0.27 UI). Une courte capture d’oscilloscope de 1 000 bits peut manquer les excursions des queues gaussiennes et surestimer la marge horizontale de l’œil. La hauteur verticale de l’œil peut fournir une marge de tension plus nette. La gigue crête à crête mesurée sur un œil ne décrit que les échantillons capturés et ne décrit pas la gigue totale au BER cible.

Dans les liaisons PAM4, l’analyse de la gigue est encore plus stricte. L’analyse de validation PAM4 du Signal Integrity Journal souligne que, dans les liaisons PAM4, l’évaluation de la gigue ne peut pas reposer sur seulement 2 fronts de transition NRZ par rapport à l’horloge récupérée, comme c’est le cas dans les liaisons NRZ binaires. Elle doit au contraire analyser 12 transitions dirigées entre les quatre états de symbole. Cette analyse sur 12 fronts capture le biais dépendant du niveau et la non-linéarité de tension.

Pourquoi un diagramme de l’œil avec un rail unique et fin offre-t-il de meilleures performances qu’un diagramme avec un rail épais et flou ?

Un rail unique et fin sur la représentation visuelle d’un diagramme de l’œil d’oscilloscope (ou motif de l’œil) indique des niveaux de tension logique étroitement reproductibles sur toutes les transitions binaires du signal numérique haute vitesse. Cette répétabilité maximise la marge de bruit verticale. Un rail unique épais et flou indique une dispersion d’amplitude, probablement due au bruit thermique, à une ISI non compensée et/ou à la diaphonie.

De l’ouverture de l’œil sur l’oscilloscope aux contours BER à 10^-12 et aux courbes en baignoire

Le tracé des courbes de contour BER permet de traduire des captures finies de l’œil en prédictions statistiques du taux d’erreur binaire (BER) jusqu’à 10^-12 ou 10^-15. Ces contours relient les points d’égale probabilité d’erreur en fonction de la tension et du temps. La courbe en baignoire est une coupe horizontale passant par le centre des contours BER.

La persistance en temps réel de l’oscilloscope superpose des milliers à des millions d’intervalles unitaires et n’observe directement que la région de probabilité de 10^-3 à 10^-6. Prouver une marge BER de 10^-12 nécessite donc une extrapolation des queues de gigue aléatoire gaussienne ou une convolution statistique de l’œil. Selon le calcul de confiance binomiale (1 – 0.05^1/N ≈ 3/N), l’observation de zéro erreur sur 10⁶ bits capturés borne la probabilité d’erreur à environ 3 × 10^-6. Les travaux de recherche sur le diagramme de l’œil statistique de MDPI Electronics montrent pourquoi la simulation transitoire par force brute ne peut pas combler cet écart. La simulation transitoire dans le domaine temporel doit échantillonner 50, 64 ou 100 points par intervalle unitaire. Exécuter 10¹² bits en mode transitoire épuiserait la mémoire de la station de travail. Les simulateurs statistiques d’œil résolvent ce problème en convoluant la réponse impulsionnelle à un bit du canal avec les probabilités de transition. Ils tiennent également compte des codages en ligne tels que 8B/10B ou TMDS, où la probabilité de transition passe au-dessus ou en dessous de 0.5.

Dans les liaisons PAM4 PCIe 6.0 et PCIe 7.0, les canaux physiques bruts n’atteignent pas directement un BER de 10^-12 au niveau du comparateur. La présentation des spécifications de correction d’erreurs FEC et FLIT de PCIe 6.0 par le PCI-SIG explique cette architecture multicouche. Le récepteur égalisé vise un taux d’erreur sur le premier bit (FBER) avant FEC strictement inférieur à 10^-6. Une correction d’erreur directe (FEC) légère à entrelacement 3 voies sur des FLIT fixes de 256 octets fonctionne ensuite avec la détection CRC et la réémission FLIT au niveau de la liaison pour atteindre une fiabilité de liaison de 10^-12.

Comment le test de masque du diagramme de l’œil vérifie-t-il la conformité au protocole ?

Le test de masque de l’œil examine les données échantillonnées pour vérifier si une forme d’onde pénètre dans une zone d’exclusion prédéfinie. (Sierra Circuits) Six points le long d’une limite interne se combinent avec des niveaux de tension limites externes pour définir cette zone d’exclusion. La conformité complète au protocole exige que le test de masque soit réalisé conjointement avec des tests de gigue, de perte de retour et un test de BER sur récepteur égalisé.

6 motifs de distorsion du diagramme de l’œil et leurs causes

Les formes de distorsion du diagramme de l’œil identifient d’éventuels problèmes de couche physique sur le circuit imprimé. La compression verticale indique une perte du canal, les rails doubles indiquent de l’ISI, des réflexions ou une surégalisation, les rails flous indiquent de la diaphonie et un croisement incliné indique un biais différentiel.

Augmenter l’excursion de tension lorsqu’un œil se ferme dans le canal aggrave la paradiaphonie et gaspille de l’énergie. Dans les canaux à partir de PCIe 3.0, chaque extrémité du canal (émetteur et récepteur) est égalisée pour aider à rouvrir un œil fermé par l’ISI du canal. Un œil passif fermé et non égalisé n’indique donc pas nécessairement une défaillance du canal. Pour les canaux PAM4 PCIe 6.0 et 7.0, l’étude de conformité des canaux CEM du Signal Integrity Journal précise qu’un critère clair de réussite/échec est défini. Le récepteur de référence doit être égalisé de manière à atteindre une cible de FBER avant FEC de 10^-6 afin de respecter la cible de BER de 10^-12.

L’un des défauts les plus nuisibles sur un circuit imprimé est un fût de via traversant inutilisé agissant comme un stub quart d’onde en circuit ouvert. Sa première résonance de perte d’insertion se produit à :

f_res = c / (4 × L_stub × sqrt(Dk_eff)).

Valeurs supposées : constante diélectrique effective Dk_eff = 4.0 et vitesse de la lumière c = 11.8 in/ns. Sur un fond de panier épais, un stub de via de 120 mil (0.120 in) résonne à 12.3 GHz. Cela place un creux d’atténuation profond sur les signaux NRZ de 25-28 Gbps. Sur un circuit imprimé multicouche standard, un stub de 60 à 80 mil résonne entre 18.4 GHz et 24.6 GHz. Ce creux déforme les canaux PCIe 5.0 à 32 GT/s et PCIe 6.0 à 64 GT/s, comme analysé dans les études sur la résonance des stubs de vias dans IEEE Xplore. Pour vérifier la perte du canal sur les panneaux de production, la méthode IPC-TM-650 2.5.5.12A définit cinq méthodes d’essai de perte d’insertion, dont le Single-Ended TDR to Differential Insertion Loss (SET2DIL, Méthode D) et les paramètres S au VNA dans le domaine fréquentiel (Méthode E). Le SET2DIL capture la perte d’insertion totale du coupon, y compris les transitions de vias. La perte totale combine les mécanismes de perte électrique dans le conducteur et dans le diélectrique.

Carte de diagnostic de fermeture de l’œil à 6 signatures

Cette matrice de diagnostic relie six distorsions de l’œil à l’oscilloscope (avec des sous-cas pour l’ISI face à la surégalisation et la NEXT face à la FEXT) à leurs mécanismes électroniques, à leurs causes profondes sur les circuits imprimés et aux essais en laboratoire qui les confirment.

Diagrammes de l’œil NRZ et PAM4 en PCIe, Ethernet, USB et DDR

Un diagramme de l’œil NRZ utilise deux niveaux de tension pour transmettre 1 bit par intervalle unitaire avec une seule ouverture d’œil. Un diagramme de l’œil PAM4 utilise quatre niveaux de tension pour transmettre 2 bits par intervalle unitaire. À excursion de tension totale égale et niveaux régulièrement espacés, le PAM4 empile trois yeux verticaux et subit une pénalité de SNR vertical de 9,54 dB.

Le regroupement de deux bits dans chaque symbole divise par deux la fréquence fondamentale de Nyquist par rapport au NRZ. Le PCIe 6.0 transmet à 64 GT/s en utilisant du PAM4 à 32 GBaud avec une fréquence de Nyquist de 16 GHz. Le PCIe 7.0 double le débit à 128 GT/s en utilisant du PAM4 à 64 GBaud et une fréquence de Nyquist de 32 GHz. Toutefois, la répartition de la même excursion totale de tension d’émission sur trois ouvertures verticales d’œil réduit l’espacement entre niveaux adjacents à un tiers (pénalité de SNR de 20 × log₁₀(3) ≈ 9,54 dB). Dans les canaux PAM4, l’ISI et le séquencement inégal sur les 12 transitions dirigées affectent également les trois ouvertures horizontales d’œil. Les essais de canaux CEM PAM4 à 128 GT/s du Signal Integrity Journal ont révélé une perte d’environ 33 % de la taille horizontale d’œil disponible par rapport au NRZ, dans des conditions similaires.

Pour tenir compte de la compression inégale des yeux PAM4, les normes définissent des exigences strictes sur le rapport de désadaptation de séparation des niveaux (R_LM). Les exigences d’émetteur PCIe 7.0 du Signal Integrity Journal spécifient un SNDR minimal de 34 dB et une gigue totale non corrélée de 2.0 ps crête à crête. L’exigence fixe également R_LM à 0.95 et la gigue de phase filtrée de l’horloge de référence à moins de 67 femtoseconde RMS. Dans les liaisons multigigabits de PCIe 3.0 à PCIe 7.0, un œil physique non égalisé sur la broche du récepteur est autorisé par la spécification à paraître totalement fermé. La conformité est jugée sur l’œil virtuel après l’égalisation du récepteur de référence (CTLE, FFE et DFE). Aux fréquences plus élevées de 16-32 GHz, la perte dans le substrat aux fréquences élevées devient la contrainte principale. Nous abordons la physique des fréquences élevées dans notre guide de conception de circuits imprimés RF et micro-ondes.

Quand un œil fermé reste conforme : préaccentuation, CTLE et DFE

L’œil d’un signal haute vitesse semble souvent totalement fermé lorsqu’il est sondé directement sur la broche du boîtier du récepteur (TP4). Les pertes passives dans le cuivre et le diélectrique du circuit imprimé provoquent une forte interférence inter-symboles (ISI) le long du canal. La liaison réussit néanmoins le test de conformité car le filtre FFE de l’émetteur ainsi que les filtres CTLE et DFE intégrés à la puce du récepteur affinent la réponse fréquentielle et annulent l’ISI post-curseur au point de décision.

Sonder une bille BGA multigigabit avec un oscilloscope sans filtre de récepteur de référence entraîne de fausses lectures d’échec. La plupart des architectures récentes de canaux SerDes répartissent l’égalisation sur trois étages, comme illustré dans les évaluations du récepteur de référence pour canal électrique 100G selon IEEE 802.3ck :

1. L’étage d’égalisation directe de l’émetteur (Tx FFE) utilise un filtre à réponse impulsionnelle finie (FIR) à l’émission pour appliquer une égalisation par pré-oscillation (coefficient pré-curseur) et par désaccentuation (coefficient post-curseur). Cette pré-oscillation atténue l’amplitude des séquences à basse fréquence et permet aux fronts à fréquence élevée d’arriver avec une amplitude égale après la perte dans le circuit imprimé.
2. Le récepteur utilise une égalisation linéaire en temps continu (Rx CTLE) pour renforcer le contenu du signal aux fréquences élevées et aplanir la réponse fréquentielle du canal. Comme le CTLE est un processus linéaire qui réduit l’ISI, un peaking excessif amplifie également la diaphonie aux fréquences élevées.
3. L’égalisation à rétroaction de décision (Rx DFE) utilise une boucle de rétroaction non linéaire basée sur les symboles précédemment tranchés pour soustraire l’interférence inter-symboles post-curseur au point de décision sans amplifier le bruit entrant. Cependant, un pic de bruit important peut provoquer une erreur sur un seul symbole que la rétroaction des coefficients du DFE propage en une salve d’erreurs. Ce mécanisme de salve explique pourquoi les normes PCIe 6.0 et 7.0 spécifient le taux d’erreur sur le premier bit (FBER) et associent le DFE à une FEC entrelacée à 3 voies, une détection CRC et une réémission FLIT au niveau de la liaison (PCI-SIG).

Le cœur de tout récepteur SerDes haute vitesse est un égaliseur. Les sondes physiques ne peuvent pas atteindre l’intérieur de la puce de silicium après le sommateur de l’égaliseur à rétroaction de décision (DFE). Les essais réalisés en laboratoire utilisent donc des simulations IBIS-AMI ou interrogent des moniteurs d’œil intégrés à la puce. Un exemple est le brevet USPTO US10845402B2, dans lequel une solution intégrée d’ajustement des coefficients de l’égaliseur reconstruit l’œil. La structure physique de l’empilement des couches du circuit imprimé réduit la perte brute du canal avant que le signal n’entre dans l’égaliseur du récepteur.

Routage du circuit imprimé, empilement des couches et choix de stratifié qui maintiennent l’œil ouvert

Pour maintenir ouvert l’œil d’un circuit imprimé haute vitesse, il faut tenir compte du facteur de dissipation (Df) du stratifié, de la rugosité de la feuille de cuivre, du style de tissage de la fibre de verre et de la longueur du stub de via, entre autres facteurs, par rapport à la fréquence de Nyquist attendue. L’utilisation de stratifiés à faible perte et de cuivre HVLP (High-Volume Low-Pressure) réduit l’atténuation. De plus, le verre étalé réduit le biais induit par le tissage et le contre-perçage (backdrilling) ou les microvias HDI réduisent les réflexions liées aux stubs de vias.

L’égalisation peut compenser une perte diélectrique régulière dépendant de la fréquence. Les stubs de vias quart d’onde profonds limitent la récupération, et le biais de tissage du verre introduit des temps de propagation inégaux qui réduisent l’ouverture différentielle de l’œil. Pour les liaisons PAM4 à 128 GT/s, les contraintes de routage PCIe 7.0 du Signal Integrity Journal plafonnent la perte totale du canal de pastille à pastille à 32 GHz à environ -36 dB. Ce budget fixe une base selon laquelle les pistes du circuit imprimé doivent présenter moins de 1,0 dB de perte d’insertion par pouce (2,5 cm) à la fréquence de Nyquist. Pour les autres normes série, la division de l’allocation de perte de piste en dB par la longueur de piste routée donne la perte moyenne admissible par unité de longueur. Parallèlement, les recherches publiées dans IEEE Xplore sur la résonance des stubs de vias haute vitesse confirment que le raccourcissement des fûts traversants inutilisés par contre-perçage à profondeur contrôlée repousse les creux de résonance au-dessus de la bande de signalisation.

La constante diélectrique du stratifié, le facteur de dissipation et la rugosité de la feuille de cuivre varient tous selon le tissage de verre, la teneur en résine pressée et la fréquence d’essai. La validation finale de l’empilement des couches doit utiliser le calcul d’impédance et de perte du préimprégné pressé fourni par le fabricant de circuits imprimés. Les ingénieurs passant de complexes circuits imprimés de 16-24 couches avec lamination et vias borgnes/enterrés à des empilements des couches de 32-42 couches et intégrité du signal doivent arrêter leur choix de matériaux très tôt. Rogers et la fabrication de circuits imprimés haute vitesse à faible perte s’intègrent parfaitement à la fabrication de circuits imprimés à microvias HDI, éliminant ainsi les stubs traversants résonants sur les épanouissements SERDES denses.

Matrice de budget des stratifiés et des stubs de vias pour circuits imprimés haute vitesse

Cette matrice de synthèse de neuf lignes met en relation les paliers de débit de données, les protocoles série, les paliers de Df du stratifié, les profils de rugosité du cuivre, les styles de tissage de la fibre de verre et les architectures de maîtrise des stubs de vias.

Comment configurer un oscilloscope et la récupération d’horloge pour l’analyse d’un diagramme de l’œil

L’analyse d’un diagramme de l’œil selon les différents protocoles série exige de comprendre la structure harmonique de votre signal et d’utiliser une bande passante d’oscilloscope et de sonde adaptée à cette structure, ainsi qu’un filtre de récupération d’horloge Golden PLL adapté à la bande passante de boucle du protocole et un épluchage (de-embedding) des paramètres S pour tous les supports de test et câbles.

Une configuration erronée du matériel de laboratoire peut faire paraître défectueux un circuit imprimé conforme ou masquer une gigue réelle. Avant de mettre en cause votre circuit imprimé, vérifiez les cinq étapes suivantes :

1. Sélectionnez la bande passante appropriée de l’instrument en fonction de votre format de modulation. Un oscilloscope à échantillonnage, tel que décrit dans le guide de configuration d’oscilloscope de Sierra Circuits, nécessite une bande passante égale à 1.5 à 2 fois la fréquence du signal. Pour les liaisons PAM4, les directives de mesure PCIe 7.0 du Signal Integrity Journal mentionnent que, pour le PCIe 6.0, une bande passante minimale d’oscilloscope en temps réel de 50 GHz est requise. Le PCIe 7.0 (128 GT/s) porte la bande passante minimale de l’oscilloscope en temps réel à 65 GHz afin de capturer l’énergie de la deuxième harmonique à 64 GHz.
2. Tenez compte de la distorsion de la base de temps de l’oscilloscope et du plancher de bruit intrinsèque. Les travaux du NIST sur la distorsion de base de temps des oscilloscopes et l’incertitude de mesure montrent que la gigue de l’œil affichée sur un oscilloscope est la somme quadratique (RSS) des dégradations du canal et du bruit intrinsèque de l’instrumentation de mesure. Étalonnez et corrigez toujours la distorsion horizontale de la base de temps. Le signal vertical peut être mis à l’échelle pour occuper toute la plage dynamique du CAN.
3. Configurez la récupération d’horloge et de données (CDR) Golden PLL selon la spécification exacte du protocole (par exemple f_baud/1667 ou l’ordre de boucle à verrouillage de phase spécifié par PCIe). Une bande passante de boucle CDR réglée trop large suivra la gigue périodique à basse fréquence et augmentera artificiellement la largeur de l’œil.
4. Choisissez une longueur de séquence PRBS représentative du type de gigue que vous souhaitez solliciter. Les séquences courtes comme PRBS7 (2 7 – 1 = 127 bits) sollicitent les transitions rapides de fronts. Les séquences longues comme PRBS31 (2 31 – 1 bits) révèlent la dérive de la ligne de base sur de longues suites et l’interférence inter-symboles profonde.
5. Utilisez le récepteur de margination de voie (LMR) intégré à la puce pour les systèmes déployés sur le terrain. Le Signal Integrity Journal indique que les liaisons PCIe fonctionnant à 16 GT/s et plus dans l’état L0 peuvent prendre en charge le LMR intégré. Le logiciel peut balayer les marges temporelles et de tension (si pris en charge) sur les systèmes en service.

Que spécifier à votre fabricant de circuits imprimés pour verrouiller la marge du diagramme de l’œil

Pour maîtriser les variations de procédé par rapport à ce qui est simulé dans un diagramme de l’œil, validez le tableau d’empilement des couches pressé avant le lancement du routage. Définissez les fiches de spécification exactes du stratifié, les tolérances d’impédance contrôlée, les limites de stubs de vias contre-percés, les coupons TDR selon IPC-TM-650 2.5.5.7A, les limites de rugosité du cuivre HVLP et la perte d’insertion selon IPC-TM-650 2.5.5.12A.

Inscrire “FR-4 ou équivalent, 100 ohms différentiel” sur un plan de fabrication ouvre la porte à des substitutions de matériaux non annoncées qui érodent la hauteur de l’œil en production. La norme IPC-6012 classe IPC 2 ou classe IPC 3 définit les critères d’acceptation du circuit imprimé. Les lignes de fabrication avancées prennent également en charge des largeurs de piste et d’espacement fines jusqu’à 2 mil (0.002 in), des tolérances d’impédance contrôlée de ±5 % et un délai de prototypage de 24 heures (Sierra Circuits). Les fabricants de circuits imprimés vérifient l’impédance des pistes sur des coupons TDR dédiés du panneau selon la méthode IPC-TM-650 2.5.5.7A avant d’expédier les circuits imprimés. Les coupons en bord de panneau pour l’impédance contrôlée et la perte d’insertion (coupons TDR et SET2DIL) vérifient la géométrie des pistes du lot et la régularité du diélectrique. La marge de l’œil au niveau du système dépend toujours des transitions de connecteurs, des éléments parasites du boîtier et des poids des coefficients de l’égaliseur de l’émetteur-récepteur.

Chaque panneau de production que nous fabriquons fait l’objet d’une validation par microsection, d’une AOI et de tests d’impédance contrôlée par TDR et d’un contrôle du circuit imprimé.

Foire aux questions