Fraud Blocker

4-Lagen-Leiterplatte

Fertigung von 4-Lagen-Leiterplatten nach Maß mit kontrollierter Impedanz

4-Lagen-Leiterplattenfertigung direkt vom Hersteller nach IPC-6012 Klasse 2 und Klasse 3, mit Impedanzprüfung durch TDR vor Ort statt bloßer Katalogberechnung. Laden Sie Ihre Gerber-Daten hoch und erhalten Sie innerhalb von 24 Stunden ein Komplettangebot.

Eine 4-Lagen-Leiterplatte besteht aus 4 Kupferlagen: 2 äußeren Signallagen und 2 inneren Masse- und Versorgungsebenen, die um einen FR-4-Kern verpresst sind. Diese inneren Referenzebenen ermöglichen im Vergleich zu einer 2-Lagen-Leiterplatte kontrollierte Impedanz, geringere elektromagnetische Störungen und eine höhere Verdrahtungsdichte. PCBark fertigt sie im eigenen Haus in einem einzigen Verpressungszyklus, vom Prototyp bis zur Serienproduktion.

Grüne 4-Lagen-Leiterplatte mit Steckverbinder und SMD-Bauteilen; am Leiterplattenrand sind 4 um einen FR-4-Kern verpresste Kupferlagen sichtbar

Spezifikationen für 4-Lagen-Leiterplatten

4Kupferlagen (IPC-Typ 3/4)
±10 %Impedanztoleranz (±5 % auf Anfrage)
0,3–6,0mmEnddicke (Standard 1,6mm)
3 milMindestbreite der Leiterbahn / Mindestabstand (0,075mm)
Klasse 2/3Fertigung nach IPC-6012F möglich
7Zertifizierungen (IATF16949/UL/ISO…)

Warum auf eine 4-Lagen-Leiterplatte umsteigen: Signalintegrität, EMI und Verdrahtungsdichte

Steigen Sie auf eine 4-Lagen-Leiterplatte um, wenn Sie kontrollierte Impedanz, einen störungsarmen Rückstrompfad, eine dichte Verdrahtung mit feinem Raster oder geringere elektromagnetische Störungen benötigen – die 2 inneren Ebenen lösen Probleme, die eine 2-Lagen-Leiterplatte konstruktionsbedingt nicht lösen kann.

Bei einer 2-Lagen-Leiterplatte nimmt der Rückstrom hochfrequenter Signale Umwege, was oberhalb von 100 MHz das Risiko von Übersprechen und Problemen mit abgestrahlten Störungen erhöht; eine 4-Lagen-Leiterplatte dagegen hat auf Lage 2 eine durchgehende Masseebene. Diese durchgehende Referenz bietet jeder Leiterbahn auf der Oberseite einen induktionsarmen Rückstrompfad; deshalb nehmen elektromagnetische Störungen (EMI) und Probleme mit der Signalintegrität ab, während Signalintegrität, Wärmemanagement und Verdrahtungsdichte gegenüber einer 2-Lagen-Leiterplatte besser sind. Für jedes Design mit impedanzkontrollierten Netzen oder dichter Verdrahtung in feinem Raster ist der Umstieg auf 4 Lagen die richtige Entscheidung.

Layout einer 4-Lagen-Leiterplatte für hohe Signalintegrität
ANSICHT // FIG.01-LAYER-STACK

Vergleichsmatrix: 2-Lagen-, 4-Lagen- und 6-Lagen-Leiterplatten

Merkmal
2 Lagen
4 Lagen
6 Lagen
Eigene Referenzebenen
0
1–2 (Masse + Versorgung)
2–3
Kontrollierte Impedanz
Nicht praktikabel
Ja, ±10 %
Ja, ±10 %
EMI / Qualität des Rückstrompfads
Schwach
Gut
Am besten
Verpressungszyklen
—
1 (einmalig)
1–2
Relative Kosten der Leiterplattenfertigung
1×
2–5× (Prototyp), ~2–3× (Serie)
3–7×
Typische Vorlaufzeit für die Leiterplattenfertigung
3–5 Tage
Expressfertigung bis 10 Tage
10–15 Tage
Geeignet für
Einfache Designs mit geringer Packungsdichte
Hochgeschwindigkeitssignale, EMI, hohe Packungsdichte
Dichte Differenzsignalpaare, HDI
Fordern Sie für Ihre Leiterplatte einen individuellen Vergleich zwischen 2 und 4 Lagen an; wir stellen die Vor- und Nachteile Ihren Impedanz- und EMI-Zielen gegenüber. Mehr Lagen sind nicht automatisch besser. Bei den meisten vernetzten Produkten bietet eine 4-Lagen-Leiterplatte bereits ein ausgewogenes Verhältnis von Leistung, EMV und Kosten; vor allem wenn dichte Differenzsignalpaare 2 Referenzebenen erfordern, wechseln Entwickler zu 6 Lagen [NACHWEIS, widerspricht „mehr Lagen = besser“].

Wo sich 4-Lagen-Leiterplatten bewähren

Automobiltechnik

Steuergeräte und Motorsteuerungen, die Temperaturwechseln und Vibrationen ausgesetzt sind (Zusatzanforderungen nach IPC-6012EA).

Medizintechnik und IoT

Diagnosegeräte, Sensoren und vernetzte Geräte, bei denen EMI-Beherrschung und Zuverlässigkeit über die Lebensdauer im Einsatz entscheiden.

Industrielle Steuerungstechnik

Motorantriebe in störungsreichen Umgebungen mit 3-phasigen Schaltvorgängen, die über Jahre laufen müssen.

Digitale Hochgeschwindigkeitstechnik

USB-, HDMI- und PCIe-Schnittstellen, die eine definierte Impedanzreferenz erfordern und für die IEEE-Grundsätze zur Signalintegrität gelten.

Lagenaufbau von 4-Lagen-Leiterplatten und Referenz für kontrollierte Impedanz

Der Standard-Lagenaufbau einer 4-Lagen-Leiterplatte auf FR-4 mit 1,6mm Dicke lautet Signal / Masse / Versorgung / Signal: Zwischen den Lagen 2 und 3 liegt ein ~1,2mm dicker Kern, der über 2 ~0,2mm dicke Prepreg-Lagen mit den äußeren Kupferfolien verpresst wird.

Bei dieser Anordnung liegt unter der oberen Signallage eine durchgehende Masseebene, sodass die Rückstrompfade kurz und die Impedanz berechenbar bleiben. Ein weiterer gängiger Lagenaufbau, Signal / Masse / Masse / Signal, nutzt 2 Masseebenen für eine möglichst gute Übertragung von Hochgeschwindigkeitssignalen und führt die Versorgung über Kupferflächen auf den Außenlagen.

DESIGNLEITFADEN4-Lagen-Aufbau und ImpedanzLagenfolge, Referenzebenen und Abwägungen bei der Leiterbahnführung.Leitfaden lesen →
Querschnitt des Lagenaufbaus einer 4-Lagen-Leiterplatte: Signal-, Masse-, Versorgungs- und Signallage auf FR-4 mit 1,6mm Dicke sowie Prepreg und Kerndielektrikum

Referenz für Lagenaufbau und Impedanz bei 4 Lagen

LageFunktionMaterialDickeKupfer
L1 (Oberseite)Oberste Lage – Signal + BauteileKupferfolie35 µm1 oz
—DielektrikumFR-4-Prepreg~0,2 mm (7 mil)—
L2Masseebene (Masse-Lage)Kern (Oberseite)35 µm1 oz
KernDielektrikum (Dk 4,0–4,8)FR-4-Kern~1,2 mm (42 mil)—
L3 / Lagenpaar 4Versorgungsebene (Versorgungslage / Versorgungsschiene)Kern (Unterseite)35 µm0,5–1 oz
—DielektrikumFR-4-Prepreg~0,2 mm (7 mil)—
L4 (Unterseite)Unterste Lage – SignalKupferfolie35 µm1 oz
Impedanzkontrolle

Die Impedanz wird von sechs Variablen bestimmt: Leiterbahnbreite, Leiterbahnabstand, Dicke des Dielektrikums, Dielektrizitätskonstante, Kupferdicke und Dicke der Lötstoppmaske, wie in einem veröffentlichten Patent zur Optimierung der Verpressung und Impedanz von Multilayer-Leiterplatten beschrieben. Bei einem 1,6 mm dicken Lagenaufbau einer 4-Lagen-Leiterplatte ist eine unsymmetrische 50-Ω-Mikrostreifenleitung etwa 13 mil breit; die Kupferfläche hält etwa zwei Leiterbahnbreiten (≈26 mil) Abstand. Ein typischer Lagenaufbau einer 4-Lagen-Leiterplatte folgt den üblichen Designrichtlinien für 4-Lagen-Leiterplatten; beim besten Lagenaufbau einer 4-Lagen-Leiterplatte für Hochgeschwindigkeitsanwendungen wird die Versorgungslage durch eine zweite Massefläche ersetzt.

50 Ω
Unsymmetrische Mikrostreifenleitung
13 mil
Leiterbahnbreite / Aufbau mit 1,6 mm Dicke
≈26 mil
Abstand zur Kupferfläche / ~2 Leiterbahnbreiten

Entscheidungsmatrix für den Lagenaufbau

LagenaufbauAnordnungGeeignet fürNachteil
Signal / Masse / Versorgung / SignalMasse auf L2, Versorgung auf L3Allgemeine MischsignaltechnikRückstrompfade über Unterbrechungen der Versorgungsebene beachten
Signal / Masse / Masse / Signal2 MasseebenenHochgeschwindigkeitssignale (DDR, USB, PCIe)Versorgung über Kupferflächen auf den Außenlagen führen
Signal / Versorgung / Masse / SignalVersorgung auf L2, Masse auf L3Hoher Versorgungsbedarf, breitere StrompfadeSchwierigeres Management der Rückstrompfade

Einblick in den 4-Lagen-Aufbau

  1. Die beiden Innenlagen (eine durchgehende Massefläche und eine eigene Versorgungslage oder eine zweite Massefläche) ermöglichen einen Sprung bei der Leiterbahnführungsdichte und Bauteildichte, den eine 2-Lagen-Leiterplatte nicht bietet.
  2. Führen Sie eine Mikrostreifenleitung mit 50 Ω auf einer Außenlage oder eine Streifenleitung zwischen den Ebenen; halten Sie Signal-Vias kurz und setzen Sie an Lagenwechseln Masse-Vias zur Anbindung der Masseflächen.
  3. Für Leistungselektronik und hohe Ströme verbreitern Sie das Kupfer der Versorgungslage oder legen Versorgungs- und Masseflächen auf die Außenlagen (Variante mit Masseebene).
  4. Eine 4-Lagen-Leiterplatte braucht nicht immer eine eigene Versorgungsebene; bei Hochgeschwindigkeitsanwendungen können Designs mit 2 Masseebenen und einer über die Signallagen geführten Versorgung besser abschneiden als der klassische Lagenaufbau.

Designregeln für 4 Lagen, die wir prüfen (DRC)

  1. Halten Sie das Paar aus Masse- und Versorgungsebene durchgehend, ohne Unterbrechungen unter Leiterbahnen für Hochgeschwindigkeitssignale, damit die Referenz des Lagenaufbaus erhalten bleibt.
  2. Platzieren Sie Entkopplungskondensatoren nahe an den Versorgungsanschlüssen der ICs und planen Sie Bauteilplatzierung und Stromversorgungsnetz frühzeitig in Ihrem Elektronikdesign.
  3. Gleichen Sie Leiterbahnbreite und Leiterbahnabstand mit unserem Lagenaufbau ab, exportieren Sie die Daten aus KiCad, Altium oder einem anderen EDA-Werkzeug, und wir führen die Designregelprüfung durch.
  4. Nutzen Sie die Innenebenen zur Abschirmung von HF- und Hochgeschwindigkeitsnetzen; die Prepreg-Lagen isolieren die Kupferlagen voneinander.

Fertigungsmöglichkeiten für 4-Lagen-Leiterplatten bei PCBark: Spezifikationen, Materialien und Toleranzen

PCBark fertigt selbst und ist kein Vermittler; die folgende Übersicht zeigt daher, welche Werte unsere Fertigungslinie in Huizhou tatsächlich einhält. Jeder Wert lässt sich bei der Angebotserstellung anhand Ihrer Gerber-Daten bestätigen; Grundlage ist ein Qualitätsmanagementsystem nach ISO 9001.

Für Einkäufer wird es problematisch, wenn ein Hersteller eine Fähigkeit anbietet, die er nicht einhalten kann; die Abweichung von der Spezifikation zeigt sich dann erst in der Produktion. Jeder der folgenden Werte lässt sich anhand Ihrer Dateien bestätigen, auch die benötigte Dicke Ihrer 4-Lagen-Leiterplatte in mm (Standard 1,6 mm, Bereich 0,3–6,0 mm).

Fertigungsmöglichkeiten und Präzisionsstandards von PCBark für 4-Lagen-Leiterplatten

Bestätigte Fertigungsmöglichkeiten // Fertigungslinie Huizhou

  • Lagenzahl
    4 (IPC-6012F Typ 3 / Typ 4 mit Blind- und Buried-Vias)
  • Basismaterial
    FR-4, High-Tg-FR-4, Aluminiumsubstrat für das Wärmemanagement
  • Enddicke
    0,3–6,0 mm (Standard 1,6 mm)
  • Kupfergewicht
    0,5–6 oz (Standard außen 1 oz)
  • Mindestbreite der Leiterbahn / Mindestabstand
    3 mil / 3 mil (0,075 mm)
  • Oberflächenfinish
    ENIG, bleifreies HASL, HASL, OSP, chemisch abgeschiedenes Gold
  • Kontrollierte Impedanz
    50 Ω unsymmetrisch, 90/100 Ω differenziell, ±10 % (±5 % auf Anfrage)
  • Fertigungsklasse
    IPC-6012F Klasse 2 und Klasse 3
  • Lötstoppmaske / Bestückungsdruck
    LPI-Lötstoppmaske (grün/weiß/rot/schwarz), Bestückungsdruck per Tintenstrahl
  • Stückzahl
    Vom Prototyp in Expressfertigung bis zur Großserienproduktion

Autorisierte Erklärung

"Wir veröffentlichen den Lagenaufbau, den wir tatsächlich fertigen, statt Werte aus einem Katalog zu übernehmen. Wenn ein Kunde 50 Ohm auf einer 1,6mm dicken Leiterplatte benötigt, nennen wir ihm die Prepreg- und Kernwerte der Leiterplatte, die wir fertigen werden, und weisen das Ergebnis anschließend mit einem Prüfcoupon nach."

Autorisiert von PCBark Engineering Team

Kontrollierte Impedanz und Prüfung im eigenen Haus

Bei kontrollierter Impedanz stimmt der Leiterplattenhersteller Leiterbahngeometrie und Dielektrikum auf einen Zielwert ab, üblicherweise 50 Ω für unsymmetrische oder 90–100 Ω für differenzielle Signale, und prüft das Ergebnis anschließend. PCBark prüft die Impedanz bei jedem Auftrag mit kontrollierter Impedanz anhand eines Prüfcoupons per TDR.

Ingenieure stellen regelmäßig erhebliche Abweichungen zwischen dem allgemeinen Impedanzrechner eines Leiterplattenherstellers und ihrem EDA-Werkzeug fest. Harzanteil und Fasergewebestruktur verändern die Dielektrizitätskonstante gegenüber den Katalogwerten; die Abweichung ist also real. Wir berechnen Ihren Zielwert anhand des tatsächlichen Dielektrikums unserer Fertigungsplatte und bestätigen ihn anschließend mit einem TDR-Prüfcoupon, damit die gelieferte Leiterplatte den Berechnungen entspricht; diese Vorgehensweise bei der Entwicklung kontrollierter Impedanz ist auch in USPTO-Patentanmeldungen dokumentiert.

Die ehrliche Einschätzung

Eine realistische Impedanztoleranz für eine 4-Lagen-Leiterplatte beträgt ±10 %; ±5 % sind auf Anfrage mit engerer Prozesskontrolle erreichbar. Ohne Prüfcoupons oder eigene Dielektrikumsdaten versprechen wir keinen engeren Wert.

Technische Darstellung des Kerns einer 4-Lagen-Leiterplatte mit Leiterbahnen für kontrollierte Impedanz PER TDR GEPRÜFT

Prüfverfahren von PCBark zur Impedanzverifizierung

  • 01

    Impedanzprüfgerät (TDR)

    Jede Charge mit kontrollierter Impedanz wird mit einem gemessenen Prüfcoupon ausgeliefert, nicht nur mit einem berechneten Schätzwert.

  • 02

    Röntgenprüfung

    Prüfung der Lagenregistrierung und Via-Integrität über alle 4 Lagen.

  • 03

    Metallurgisches Mikroskop

    Ein Mikroschliff bestätigt die Ausrichtung der Lagen zueinander und das galvanisch aufgebrachte Kupfer.

  • 04

    Kupfermesstechnik

    Messgeräte für die Kupferdicke in Bohrungen (britisches Oxford) und auf Oberflächen (deutsches Fischer).

Fertigung von 4-Lagen-Leiterplatten: im eigenen Haus, IPC-Klasse 2/3

Eine Standard-4-Lagen-Leiterplatte entsteht in einem einzigen Verpressungszyklus: Die 2 Innenlagen werden auf einem Kern strukturiert und anschließend in einem Pressvorgang mit den äußeren Kupferfolien verbunden; eine sequenzielle Verpressung ist nur bei Blind- oder Buried-Vias erforderlich.

Diesen Kostenfaktor übersehen Einkäufer oft: Entscheidend ist weniger die Lagenzahl als die Zahl der Verpressungszyklen. Eine 4-Lagen-Leiterplatte mit einem einzigen Verpressungszyklus bleibt kostenmäßig nahe an einer 2-Lagen-Leiterplatte; erst ein Aufbau mit sequenzieller Verpressung für zusätzliche Vias treibt die Kosten tatsächlich hoch – diesen Unterschied sollten Sie kennen.

Querschnitt einer 4-Lagen-Leiterplatte mit Ablauf der Verpressung
ABB. 01. QUERSCHNITT

Fertigungsablauf bei PCBark mit einem Verpressungszyklus

  • SCHRITT.01
    Belichtung und Ätzen der Innenlagen Die direkte Laserbelichtung (LDI) definiert die Leiterbahnstrukturen auf L2/L3.
  • SCHRITT.02
    Oxidbehandlung Raut das innere Kupfer für eine bessere Haftung bei der Verpressung auf.
  • SCHRITT.03
    Verpressung (ein Zyklus) Prepreg, Kern und Kupferfolien werden unter Wärme und Druck verpresst (Patent zur Verpressung mit kontrolliertem Harzanteil).
  • SCHRITT.04
    Bohren Deutsche Schmoll- und CNC-Bohrmaschinen fertigen Durchkontaktierungen, Vias und Bauteilbohrungen nach den Daten Ihrer Gerber-Dateien.
  • SCHRITT.05
    PTH-Kupferabscheidung und Galvanisierung Die Wände der Durchkontaktierungen erhalten eine galvanische Beschichtung gemäß den Mindestanforderungen von IPC-6012.
  • SCHRITT.06
    Belichtung und Ätzen der Außenlagen Definiert Leiterbahnen und Kontaktflächen auf L1/L4.
  • SCHRITT.07
    Lötstoppmaske Bestückungsdruck + ENIG/HASL-Oberflächenfinish für Schutz, Kennzeichnung und eine lötbare Oberfläche.
  • SCHRITT.08
    CNC-Konturfräsen + AOI Röntgenprüfung, Flying-Probe-Test und Prüfung des Impedanz-Prüfcoupons.

IPC-6012F Klasse 2 gegenüber Klasse 3: Was ändert sich?

Abnahmekriterium Klasse 2 (Industrie) Klasse 3 (hohe Zuverlässigkeit)
Kupferdicke der galvanisierten Durchkontaktierungswand (Durchschnitt) 20 µm 25 µm
Mindestbreite des äußeren Restrings 50 µm 50 µm (kein Ausbruch über 90°)
Lotfüllung des Durchkontaktierungshülsenschafts ≥50% ≥75%
Maximale Verringerung der Leiterbahnbreite 30% 20%
Thermische Belastung / Lotbadprüfung 288 °C / 10 s (IPC-6012 §3.6.1)
Die Fertigungsklasse wird vor Beginn der Leiterplattenfertigung verbindlich festgelegt und lässt sich nachträglich nicht anheben; deshalb bestätigen wir Klasse 2 oder Klasse 3 bereits im Angebot, während Aufträge aus der Automobil- und Medizintechnik der Klasse 3 und den passenden Zusatzanforderungen nach IPC-6012EA / EM zugeordnet werden.

Von der unbestückten Leiterplatte bis zur schlüsselfertigen Leiterplattenbestückung: Bestückung, Bauteilbeschaffung und DFM

Fehlerfreie Prototypen belegen noch keine Serienreife; Ausbeute und Prozessschwankungen zeigen sich erst bei höheren Stückzahlen. PCBark schließt diese Lücke mit einer frühzeitigen DFM-Analyse und einem durchgängigen Leistungsweg von der Fertigung der 4-Lagen-Leiterplatte bis zur SMT-Bestückung.

Unvollständige Daten sind die häufigste Ursache für Probleme bei der Beschaffung: Fehlen Lagenaufbau, Kupfergewicht, Zielimpedanzen oder Bohrdaten, muss der Lieferant raten oder den Auftrag anhalten. Unsere vorausschauende DFM-Analyse erkennt Probleme bei Mindestabständen und Leiterbahnbreiten vor der Fertigung der Leiterplatte, damit der Auftrag nicht mitten im Prozess stockt.

DFM- und Angebots-Checkliste für 4 Lagen

  • PUNKT 01

    Lagenaufbau mit Zielimpedanzen (unsymmetrisch und differenziell).

  • PUNKT 02

    Kupfergewicht je Lage und Enddicke der Leiterplatte.

  • PUNKT 03

    Oberflächenfinish (ENIG / HASL / OSP) und IPC-Fertigungsklasse.

  • PUNKT 04

    Bohrtabelle, Mindestbreite der Leiterbahn und Mindestabstand sowie Netzliste für kontrollierte Impedanz.

Rückverfolgbarkeit der Yamaha-SMT-Bauteilplatzierung und der 3D-Lötpastenprüfung

> Spezifikationserweiterung

Bei schlüsselfertigen Aufträgen führen wir die Rückverfolgbarkeit bis in die Bestückung fort: Yamaha-SMT-Bauteilplatzierung, 3D-Lötpastenprüfung, AOI und Röntgenprüfung für BGA; die Bauteile beziehen wir über autorisierte Distributoren (Arrow, Avnet, DigiKey) und bestücken nach IPC-A-610 Klasse 2/3. Ein Partner verantwortet die gesamte Kette von der Leiterplattenfertigung bis zur geprüften Leiterplatte und setzt Kontrollen für Leiterbahnfehler ein, wie sie in neueren Patenten zur Leiterplattenfertigung beschrieben sind. Vom Leiterplattenprototyp in Expressfertigung bis zur Großserienproduktion erfolgt Ihre Leiterplattenbestückung auf derselben Fertigungslinie; jede fertige Leiterplatte wird vor dem Versand elektrisch geprüft, die Isolierlagen aus Prepreg und Kern bleiben bei jedem Schritt intakt, und Prüfungen der fertigungsgerechten Gestaltung bestätigen, dass die Leiterplatte ihre elektronischen Bauteile zuverlässig trägt.

Qualität, Zertifizierungen und Zuverlässigkeit

Vertrauen bei einem Auslandsauftrag beruht auf überprüfbaren Systemen statt auf Werbeversprechen; deshalb wird jede Leiterplatte von PCBark auf Grundlage dokumentierter Zertifizierungen und einer vollständigen Prüfkette ausgeliefert.

PCBark fertigt seit 2010 Leiterplatten und beliefert mehr als 2.000 Endkunden weltweit; über 95 % der Produktion wird exportiert. Über 16 Jahre hinweg hat diese Bilanz das Risiko eines anonymen Angebots und die versteckten Kosten einer nicht bestandenen Prüfung entkräftet. Ein überprüfbarer Zertifikatssatz unterscheidet einen Hersteller mit eigener Fertigung von einem Vermittler.

IATF 16949

Qualitätsmanagement für die Automobilindustrie

UL

Gelistet (seit 2014)

ISO 9001

Qualität (seit 2011)

ISO 14001

Umweltmanagement

CE

Konformität

RoHS / REACH

Materialkonformität

PROZESS UND PRÜFUNG

Die Prüfung erfolgt in mehreren Stufen und wird nicht einfach vorausgesetzt: AOI erfasst Leiterbahnbreite und Leiterbahnabstand, die Röntgenprüfung kontrolliert Lagenregistrierung und BGA-Lötstellen, und Flying-Probe- oder Adaptertests prüfen jedes Netz – alles im Rahmen von Systemen nach ISO 9001 und ISO 14001. Unser Ziel einer fehlerfreien Fertigung gilt für jede Lieferung.

LAUFENDE PRÜFANZEIGE: AOI-SCANMODUS

LIVE-SYNCHRONISIERUNG
CE-Kennzeichnungszertifikat
IATF 16949-Zertifizierung
ISO 9001-Zertifizierung für die Bestückung
ISO 14001-Zertifizierung für die Bestückung
ISO 14001-Zertifizierung für Leiterplatten
ISO 9001-Zertifizierung für Leiterplatten
RoHS-Konformität
UL 94V-0-Zertifizierung

Kosten, Vorlaufzeit und Gesamtbetriebskosten

Der ausgewiesene Leiterplattenpreis ist bei einem 4-Lagen-Auftrag oft der kleinste Posten; Versand und Zoll übersteigen ihn meist deutlich. Entscheidend sind die Gesamtkosten bis zur Anlieferung – und wie gut sie sich vorhersagen lassen.

Reale Bestellungen von Einkäufern zeigen die Falle deutlich: Bei einem jüngeren Auftrag aus den USA kostete die Leiterplatte etwa $9, der Versand aber $38 und die Zollabgaben $16; bei einem anderen fiel für einen Auftrag über $500 eine Vermittlungsgebühr von $200 an. Einkäufer beklagen, dass Leiterplatten aus den USA im Inland mitunter beliebig teuer sind; deshalb bestellen sie im Ausland und stoßen dort auf genau diese versteckten Gebühren und auf Zölle nach dem US Harmonized Tariff Schedule. Eine angebotene Expressfertigung kann sich nach der Zollabfertigung bis zur Lieferung an die Haustür auf 3 Wochen verlängern.

Präziser Leiterbahnaufbau im Querschnitt einer 4-Lagen-Leiterplatte
Präzise interne Leiterbahnführung und Bauteile einer 4-Lagen-Leiterplatte

Welche Faktoren die Kosten einer 4-Lagen-Leiterplatte tatsächlich bestimmen

  • Verpressungszyklen (Blind- und Buried-Vias) Größter Kostenfaktor ist die sequenzielle Verpressung, nicht die Lagenzahl
  • Kupfergewicht 2–3 oz erhöhen die Materialkosten gegenüber 1 oz um ~30–50 %
  • Basismaterial High-Tg- oder Speziallaminat ist teurer als Standard-FR-4
  • Oberflächenfinish ENIG / chemisch abgeschiedenes Gold ist teurer als HASL / OSP
  • Bestellmenge Die Stückkosten sinken vom Prototyp zur Serie deutlich

Leiterplattenkosten ≈ kleinster Kostenposten

Bei vielen 4-Lagen-Aufträgen aus dem Ausland übersteigen Versand und Zoll den Leiterplattenpreis um ein Vielfaches. Ein transparentes Komplettangebot direkt vom Hersteller verhindert diese Überraschung.

Betrachtet man die Gesamtbetriebskosten, rechnet sich der Aufpreis für mehr Lagen oft: Eine 4-Lagen-Leiterplatte kann externe Filter oder zusätzliche Steckverbinder überflüssig machen, die ein störanfälliges 2-Lagen-Design bräuchte, und so die gesamte Stückliste günstiger machen. Lieferanten allein nach dem Preis auszuwählen, ist der teuerste Fehler; verspätete oder fehlerhafte Leiterplatten und hoher Nacharbeitsaufwand machen die Einsparung zunichte.

Die ehrliche Abwägung: Der Kostenunterschied zwischen 2-Lagen- und 4-Lagen-Leiterplatten ist bei Prototypen deutlich (etwa 3–5×), sinkt bei Serien aber auf ungefähr 2–3×; zudem reduziert eine störungsärmere 4-Lagen-Leiterplatte oft die Kosten der gesamten Stückliste.

Quelle: dokumentierte Bestellungen von Einkäufern (Branchenforen, 2024–2025). Ihre Gesamtkosten bis zur Anlieferung hängen von Stückzahl, Spezifikation und Bestimmungsort ab.

Häufig gestellte Fragen

01

Was kostet eine 4-Lagen-Leiterplatte?

Einen festen Einheitspreis gibt es nicht. Prototypenserien mit 1–10 Leiterplatten kosten einschließlich Nebenkosten typischerweise etwa $25–$150 pro Stück, mittlere Stückzahlen etwa $8–$40 und Serienaufträge ungefähr $3–$8 pro Stück. Die Kosten hängen von Größe, Kupfergewicht, Material, Oberflächenfinish und davon ab, ob Blind- oder Buried-Vias zusätzliche Verpressungszyklen erfordern; fordern Sie ein Angebot an und geben Sie Ihren Lagenaufbau an, um einen genauen Preis zu erhalten.

02

Wie sehen der Standard-Lagenaufbau und die Standarddicke einer 4-Lagen-Leiterplatte aus?

Der Standardaufbau auf einer 1,6mm dicken FR-4-Leiterplatte lautet Signal / Masse / Versorgung / Signal: Zwischen den 2 inneren Ebenen liegt ein ~1,2mm dicker Kern, der durch 2 ~0,2mm dicke Prepreg-Lagen mit den äußeren Kupferfolien verbunden ist. Je nach Ihren mechanischen Anforderungen und Impedanzvorgaben sind auch dünnere (1,0mm) und dickere Varianten (bis 6,0mm) erhältlich.

03

Können Sie die kontrollierte Impedanz auf einer 4-Lagen-Leiterplatte tatsächlich einhalten?

Ja. Eine realistische Toleranz beträgt ±10 % (±5 % auf Anfrage); wir erreichen sie, indem wir Ihren Zielwert mit den tatsächlichen Dielektrikumswerten unserer Fertigungsplatte berechnen und anschließend an einem TDR-Prüfcoupon verifizieren. Die Empfehlung aus Fachkreisen trifft zu: 2-Lagen-Leiterplatten bieten keine gute Impedanzkontrolle; wählen Sie 4 Lagen und bestehen Sie darauf, dass der Hersteller die betreffenden Leiterbahnen auf Ihren Zielwert von 50 Ω beziehungsweise Ihren differenziellen Zielwert prüft.

04

Benötigt meine 4-Lagen-Leiterplatte mehr als einen Verpressungszyklus?

Eine standardmäßige 4-Lagen-Leiterplatte wird in einem einzigen Verpressungszyklus gefertigt. Eine sequenzielle Verpressung ist nur nötig, wenn Ihr Design Blind- oder vergrabene Durchkontaktierungen enthält. Rückbohren oder harzgefüllte Durchkontaktierungen erfordern zusätzliche Arbeitsschritte, aber keine weiteren Verpressungszyklen; bei einem einzigen Zyklus bleiben die Kosten nahe an denen einer 2-Lagen-Leiterplatte.

05

Welche Oberflächenfinishs und Kupfergewichte stehen zur Wahl?

Als Oberflächenfinishs stehen ENIG, bleifreies HASL, HASL, OSP und Tauchgold zur Wahl. Das Kupfergewicht reicht von 0,5 oz bis 6 oz; standardmäßig beträgt es auf den Außenlagen 1 oz. Dickeres Kupfer (2–3 oz) erhöht die Materialkosten und verändert die Leiterbahngeometrie; deshalb passen wir die Leiterbahnbreite an, damit die Impedanz dem Zielwert entspricht.

06

Wie lang ist die tatsächliche Lieferzeit einschließlich Versand und Zollabfertigung?

Die Fertigung einer 4-Lagen-Leiterplatte ist per Expressauftrag bis innerhalb von etwa 10 Tagen möglich; planen Sie jedoch die gesamte Zeit bis zur Zustellung ein. Bei Bestellungen aus dem Ausland dauert es einschließlich Zollabfertigung häufig drei Wochen, und Zölle oder Gebühren des Zollagenten können unerwartete Kosten verursachen. Wir nennen Ihnen eine Vorlaufzeit für den gesamten Ablauf, damit Sie verlässlich planen können.

07

Fertigen Sie nach IPC-Klasse 2 oder IPC-Klasse 3?

Beides. Klasse 2 eignet sich für Produkte aus Industrie, Kommunikationstechnik und Computertechnik; Klasse 3 deckt Medizin-, Automobil- und Anwendungen mit hohen Anforderungen an die Zuverlässigkeit ab und stellt strengere Anforderungen an Kupfer, Restringe und die Füllung der Bohrhülsen. Ihre IPC-Klasse wird vor der Leiterplattenfertigung festgelegt und kann nachträglich nicht angehoben werden; deshalb bestätigen wir sie bereits bei der Angebotserstellung.

08

Übernehmen Sie neben der unbestückten Leiterplatte auch die Bestückung?

Ja, wir bieten die schlüsselfertige Fertigung und SMT-Bestückung von 4-Lagen-Leiterplatten aus einer Hand an. Dazu gehören die Bauteilplatzierung mit Yamaha-Anlagen, die Lotpasteninspektion, AOI, die Röntgenprüfung von BGA sowie die Beschaffung von Bauteilen über autorisierte Distributoren; die Bestückung erfolgt nach IPC-A-610 Klasse 2/3 mit vollständiger Rückverfolgbarkeit von der Leiterplatte bis zur geprüften Einheit.