Kontaktieren Sie das Unternehmen PCBark
Multilayer-Leiterplatte mit 8-12 Lagen
Fertigung von Multilayer-Leiterplatten mit 8–12 Lagen
Bei der Beschaffung von Multilayer-Leiterplatten geben meist Qualität und eine niedrige Fehlerquote den Ausschlag – nicht der niedrigste Stückpreis. PCBark fertigt Multilayer-Leiterplatten mit 8 bis 12 Lagen nach veröffentlichten Spezifikationen, mit überprüfbaren Zertifizierungen und einer elektrischen Prüfung zu 100 % an jedem Fertigungsnutzen. Die Kennzahlen liegen Ihnen vor, bevor Sie sich festlegen – nicht erst, wenn eine fehlerhafte Charge eintrifft.
STANDARDS
- 100 % elektrische Prüfung
- Keine Mindestbestellmenge
- 16+ Jahre
ZERTIFIZIERUNGEN
- IATF 16949:2016
- ISO 14001:2015
- UL-anerkannt · E316475
- IPC-A-600/6012 Klasse 2 und 3
[PIC-01]
[PIC-02]
SPEZIFIKATIONEN
- Lagenzahl (8–12 Standard) 4–32+
- Min. Leiterbahnbreite / Leiterbahnabstand 0,075 mm
- kontrollierte Impedanz ±5–10 %
- elektrische Prüfung 100 %
- Lage-zu-Lage-Registrierung ≤75 µm
- Jahreskapazität 500.000 m²
Warum Leiterplatten mit 8–12 Lagen in der Produktion ausfallen – und wie wir das verhindern
Eine Leiterplatte mit 8–12 Lagen – auch Multilayer-Leiterplatte genannt – besteht aus 8 bis 12 leitfähigen Kupferlagen, die mit Prepreg und Kernen unter Wärme und Druck verpresst werden und innenliegende Signal-, Masse- und Versorgungsebenen bilden. So entstehen auf kleinerer Fläche mehr elektrische Verbindungen als bei Leiterplatten mit zwei Lagen, weshalb komplexe Designs in moderner Elektronik darauf angewiesen sind. Die Aufteilung von Signal-, Masse- und Versorgungsebenen auf verschiedene Lagen liegt zudem an der Grenze zwischen gängigen Multilayer-Leiterplatten und Leiterplatten mit hoher Lagenzahl, bei denen die Lage-zu-Lage-Registrierung und die Herstellung von Vias besonders anspruchsvoll werden.
Mehr Lagen sind nicht automatisch besser. Ein schlecht geplanter 8-Lagen-Aufbau kann weiterhin abstrahlen, Überschwinger verursachen und Impedanzvorgaben verfehlen; eine höhere Lagenzahl kann ein schwaches Design verdecken und zugleich die Kosten erhöhen. Die richtige Frage lautet nicht “Wie viele Lagen kann ich mir leisten?”, sondern “Welcher Lagenaufbau erfüllt meine Anforderungen an Signalintegrität und Zuverlässigkeit zu den niedrigsten Gesamtkosten?”
Die drei Fehlerquellen, gegen die wir gezielt vorgehen
-
01
An erster Stelle steht die Impedanzabweichung.
Die Dielektrizitätskonstante von FR-4 ändert sich mit der Frequenz; ohne kontrollierten Lagenaufbau werden daher die Zielwerte von 50 Ω für unsymmetrische und 100 Ω für differentielle Signale verfehlt. Wir halten die Impedanz innerhalb von ±5–10 % und prüfen sie vor dem Versand per TDR.
-
02
Danach folgen Probleme bei der Registrierung und der Zuverlässigkeit der Vias.
Temperatur, Feuchtigkeit und Bohrgenauigkeit beeinträchtigen mit jeder zusätzlichen Lage die Ausrichtung; eine fehlerhafte Registrierung kann Risse in den galvanisierten Bohrungswänden verursachen. Wir halten die Lage-zu-Lage-Registrierung bei ≤75 µm und sichern die Bohrungen mit ≥20 µm Kupfer an der Bohrungswand ab.
-
03
Am teuersten sind unsichtbare Fehler in den Innenlagen.
Die automatische optische Inspektion kann nicht erkennen, ob vergrabene Vias tatsächlich mit den Innenlagen verbunden sind – nur eine elektrische Prüfung findet eine Unterbrechung in einem innenliegenden Netz. Genau deshalb wird jeder Fertigungsnutzen von PCBark zu 100 % elektrisch geprüft.
PCBark: Fertigungsmöglichkeiten für Leiterplatten mit 8–12 Lagen
– vollständige Spezifikationsübersicht
In vielen Angeboten für Multilayer-Leiterplatten fehlen gerade die entscheidenden Zahlen; so bleibt offen, ob ein Hersteller Ihre Vorgaben einhalten kann – ein teures Risiko, wenn die Leiterplatte bei der Bestückung ausfällt. Vage Angaben haben ihren Grund: Eine allgemeine Zusage zu “kontrollierter Impedanz” lässt sich schwerer überprüfen als veröffentlichte ±5–10 % bei einer Leiterbahnbreite und einem Leiterbahnabstand bis 0,075 mm, denn konkrete Zahlen machen Ansprüche überprüfbar.
Deshalb zeigen wir die vollständige Tabelle. Jeder Wert darin stammt aus dem internen Datenblatt zu den Prozessfähigkeiten von PCBark; unsere Ingenieure legen jeden Lagenaufbau anhand dieser Werte aus statt anhand einer Marketing-Spanne. Neben den Spalten für erweiterte und maximale Fähigkeiten veröffentlichen wir für die meisten Leiterplatten mit 8–12 Lagen auch die Standardwerte, damit Sie die Ausführung vor der Bestellung mit Ihrem Design abgleichen können.
| Parameter | Standard (8–12 Lagen) | Erweitert | Maximum |
|---|---|---|---|
| Lagenzahl | 4–12 Lagen | 14–24 Lagen | 32 Lagen oder mehr |
| Basismaterial | FR-4, High-Tg-FR-4 | High-Tg, halogenfrei, für hohe Datenraten | Rogers, Isola, Panasonic Megtron, hybrid |
| Leiterplattendicke | 0,6–2,4 mm | 0,4–4,0 mm | 0,3–6,0 mm |
| Min. Leiterbahnbreite / Leiterbahnabstand | 0.10 / 0,10 mm | 0.075 / 0,075 mm | 0.050 / 0,050 mm |
| Kupfer außen / innen | 1–2 / 0,5–2 oz | 1–4 / 0,5–3 oz | 6 / 4 oz |
| Min. Laser-Via | 0,10 mm | 0,075 mm | 0,050 mm |
| Blind- und Buried-Vias | Verfügbar | Mehrlagige Blind- und Buried-Vias | Mehrstufiges HDI mit gestapelten Vias |
| Impedanzkontrolle | ±10% | ±8% | ±5% |
| Lage-zu-Lage-Registrierung | ≤75 µm | ≤50 µm | ≤35 µm |
| Oberflächenfinish | HASL-LF, OSP, ENIG | ENIG, ENEPIG, chemisch Silber | ENEPIG, Hartgold, selektiv |
| Max. Endformat | 400 × 500 mm | 500 × 600 mm | 600 × 1200 mm |
| Prüfung | 100 % elektrische Prüfung | + AOI, Flying-Probe-Prüfung, Impedanzmessung | + TDR-Impedanzmessung, Zuverlässigkeitsprüfung |
Unser Impedanzbereich von ±5–10 % und unsere Leiterbahnbreite und unser Leiterbahnabstand von 0,075 mm entsprechen den Werten, die Fallstudien in Fachmedien für reale HDI-Leiterplatten mit 8 und 14 Lagen nennen (3–3,3 mil Leiterbahnbreite und Leiterbahnabstand, ±8 % Impedanz). Veröffentlichte Fallstudien zu HDI-Leiterplatten mit 8/14 Lagen beschreiben dieselben Verfahren zum tiefenkontrollierten Bohren und für gefüllte, gestapelte Microvias, die wir einsetzen. Das Fertigungsverfahren spiegelt sich auch in erteilten Prozesspatenten zur Zuverlässigkeit kupfergefüllter Microvias wider.
PATENTREFERENZ
USPTO US12245383B2 (2025)
| Wenn Ihr Design Folgendes erfordert … | Empfohlener Aufbau | Entscheidende Spezifikation |
|---|---|---|
| Standard-Digitalschaltungen, ≤1 GHz | 8 Lagen, FR-4 / High-Tg, ±10 % | Kostengünstig, 0,10 mm Leiterbahnbreite und Leiterbahnabstand |
| DDR4/DDR5, BGA-Rastermaß ≤0,5 mm | 8–10 Lagen, High-Tg, ±8 % | Separate Ebenen + Längenabgleich |
| Hohe Datenraten / HF >1 GHz | Hybrider Aufbau mit 10–12 Lagen (Rogers/FR-4) | Material mit niedrigem Dk + ±5 % Impedanz |
| Dichtes HDI, BGA mit feinem Rastermaß | 12 Lagen + gestapelte Microvias | 0,075 mm Leiterbahn, 0,10 mm Laser-Via |
Sie wissen nicht, welcher Aufbau zu Ihrer Netzliste passt?
Kostenlose Empfehlung zum Lagenaufbau anfordern →Die richtige Lagenzahl wählen: Lagenaufbauten mit 8, 10 und 12 Lagen
Zwei Angebote für "eine Leiterplatte mit 8 Lagen" sind nicht immer vergleichbar. Manche Fertiger zählen nicht funktionale Lagen oder Ausgleichslagen mit, sodass eine nominelle 8-Lagen-Leiterplatte weniger nutzbare Signal- und Versorgungsebenen haben kann als erwartet – und wir behaupten nicht, dass zusätzliche Lagen allein ein Rausch- oder EMI-Problem lösen, denn ein schwacher Lagenaufbau verhält sich bei 8 oder 12 Lagen weiterhin schlecht. Entscheidend ist die Reihenfolge der Lagen: Eine Signallage gehört neben eine Referenzebene und nicht einfach weiter nach oben im Aufbau. PCBark legt die funktionale Anordnung von Anfang an offen, gestützt auf reale Lagenaufbauten mit 8 Lagen und HDI-Multilayer-Fertigungen, damit Sie Gleiches mit Gleichem vergleichen können.
Eine Standard-Leiterplatte mit 12 Lagen ist als Ausgangspunkt etwa 1,6 mm dick; bei den meisten Designs mit 8–12 Lagen liegt die Enddicke jedoch zwischen 1.6 und 3,2 mm, wenn Kupfergewicht und Impedanzkontrolle berücksichtigt werden. Die Anordnung von Signal- und Versorgungsebenen ist wichtiger als die reine Lagenzahl.
Bei hohen Datenraten entscheidet die Materialwahl
Standard-FR-4 (Dielektrizitätskonstante ~4,2–4.7, Verlustfaktor 0,017–0,025) ist für digitale Anwendungen die richtige Wahl, oberhalb von ungefähr 1 GHz jedoch das falsche Material. Für Leiterplatten mit 10–12 Lagen und hohen Datenraten verwenden wir High-Tg-Laminate oder Rogers RO4350B (Dk 3.48, Df 0.0037); PCBark fertigt diese hybriden FR-4- und Rogers-Lagenaufbauten im eigenen Haus und hält so die Kosten dort niedrig, wo das Signal keine hochwertige Lage benötigt.
[REFERENZ: GEISTIGES EIGENTUM]
Das USPTO/WIPO-Patent WO2025029814A1 (2025) dokumentiert die Entwicklung dieser Leiterplattenklasse hin zu Dielektrika mit niedrigem Dk.
08
8 Lagen
Server, fortschrittliche ADAS-Systeme, hochwertige Prüfgeräte
Signal / Masse / Signal / Versorgung / Masse / Signal / Masse / Signal
10
10 Lagen
Designs für hohe Datenraten mit ausgewogenem Verhältnis von Dichte und Kosten
Signal / Masse / Signal / Masse / Versorgung / Versorgung / Masse / Signal / Masse / Signal
12
12 Lagen
5G, Radar, komplexe Backplanes, hohe Zuverlässigkeit
Gemischt / Ebene / Signalpaare / Ebene / Gemischt (symmetrisch)
Die richtige Lagenzahl wählen: Lagenaufbauten mit 8, 10 und 12 Lagen
Zwei Angebote für "eine Leiterplatte mit 8 Lagen" sind nicht immer vergleichbar. Manche Fertiger zählen nicht funktionale Lagen oder Ausgleichslagen mit, sodass eine nominelle 8-Lagen-Leiterplatte weniger nutzbare Signal- und Versorgungsebenen haben kann als erwartet – und wir behaupten nicht, dass zusätzliche Lagen allein ein Rausch- oder EMI-Problem lösen, denn ein schwacher Lagenaufbau verhält sich bei 8 oder 12 Lagen weiterhin schlecht. Entscheidend ist die Reihenfolge der Lagen: Eine Signallage gehört neben eine Referenzebene und nicht einfach weiter nach oben im Aufbau. PCBark legt die funktionale Anordnung von Anfang an offen, gestützt auf reale Lagenaufbauten mit 8 Lagen und HDI-Multilayer-Fertigungen, damit Sie Gleiches mit Gleichem vergleichen können.
Eine Standard-Leiterplatte mit 12 Lagen ist als Ausgangspunkt etwa 1,6 mm dick; bei den meisten Designs mit 8–12 Lagen liegt die Enddicke jedoch zwischen 1.6 und 3,2 mm, wenn Kupfergewicht und Impedanzkontrolle berücksichtigt werden. Die Anordnung von Signal- und Versorgungsebenen ist wichtiger als die reine Lagenzahl.
Kernaufbau mit 8 Lagen
08Folge: Signal/Masse/Signal/Versorgung/Masse/Signal/Masse/Signal
Server, fortschrittliche ADAS-Systeme, hochwertige Prüfgeräte
Hohe Dichte mit 10 Lagen
10Folge: Signal/Masse/Signal/Masse/Versorgung/Versorgung/Masse/Signal/Masse/Signal
Designs für hohe Datenraten mit ausgewogenem Verhältnis von Dichte und Kosten
Symmetrischer Aufbau mit 12 Lagen
12Folge: Gemischt/Ebene/Signalpaare/Ebene/Gemischt
5G, Radar, komplexe Backplanes, hohe Zuverlässigkeit
Bei hohen Datenraten entscheidet die Materialwahl
Standard-FR-4 (Dielektrizitätskonstante ~4,2–4.7, Verlustfaktor 0,017–0,025) ist für digitale Anwendungen die richtige Wahl, oberhalb von ungefähr 1 GHz jedoch das falsche Material. Für Leiterplatten mit 10–12 Lagen und hohen Datenraten verwenden wir High-Tg-Laminate oder Rogers RO4350B (Dk 3.48, Df 0.0037); PCBark fertigt diese hybriden FR-4- und Rogers-Lagenaufbauten im eigenen Haus und hält so die Kosten dort niedrig, wo das Signal keine hochwertige Lage benötigt. Das USPTO/WIPO-Patent WO2025029814A1 (2025) dokumentiert die Entwicklung dieser Leiterplattenklasse hin zu Dielektrika mit niedrigem Dk.
PCBark im Vergleich zu typischen Multilayer-Herstellern – die Spezifikationen
Viele Seiten für Multilayer-Leiterplatten werben mit "kontrollierter Impedanz" und "hoher Zuverlässigkeit", ohne dafür Zahlen zu nennen. Wir gehen anders vor. Die Tabelle vergleicht anhand derselben Parameter, was Käufer tatsächlich überprüfen können; unser Verfahren für kupfergefüllte Blind- und Buried-Vias folgt dabei dem im USPTO-Patent US20220304164A1 dokumentierten Ansatz.
| Was Käufer prüfen | Typischer Anbieter mit wenigen Spezifikationsangaben | Nachweis durch PCBark |
|---|---|---|
| Impedanztoleranz | "kontrollierte Impedanz" (ohne %-Angabe) | ±5–10 %, per TDR geprüft |
| Veröffentlichte Mindestwerte für Leiterbahnbreite / Leiterbahnabstand | Nicht angegeben | 0,10 mm Standard, 0,075 mm erweitert |
| Umfang der elektrischen Prüfung | Nicht angegeben / Stichprobe | 100 % elektrische Prüfung |
| Prüfung innenliegender Vias | Nur AOI (vergrabene Vias sind nicht sichtbar) | Elektrische Prüfung + Röntgenprüfung + metallografisches Labor |
| Transparenz bei der Ausrüstung | Fotogalerie ohne Modellangaben | 27 CNC-Bohrmaschinen, LDI-Belichtung, konkret benannte Fertigungslinien |
| Qualitätszertifizierung | "ISO 9001" (oft nicht überprüfbar) | IATF 16949 + ISO 14001 + UL (überprüfbar) |
Erklärung zur Zuverlässigkeit
Die fünfte Zeile ist für Käufer besonders spürbar. Ein allgemeiner Hinweis auf ISO 9001 schafft wenig Vertrauen, wenn der Firmenname auf der Rechnung, wie es ein Ingenieur formulierte, "mehrmals im Jahr wechselt". Ein aktueller, bis zur Zertifizierungsstelle rückverfolgbarer IATF-16949-Eintrag beantwortet die entscheidende Frage: Kann der Hersteller die Zertifizierung belegen oder behauptet er sie nur?
Möchten Sie diesen Vergleich anhand des Datenblatts Ihres aktuellen Lieferanten sehen?
Individuellen Vergleich anfordern
Einblick in unsere Fertigung: Anlagen und Qualitätskontrolle
Anhand eines Archivfotos von einem Reinraum lässt sich eine Multilayer-Fertigung nicht beurteilen, und eine Fehleinschätzung hat reale Folgen – die bereits erwähnte Charge mit 25 % Ausschuss wurde ausgeliefert, weil niemand den Fehler in der Innenlage erkennen konnte. PCBark macht die Anlagen hinter dem Fertigungsprozess von Multilayer-Leiterplatten sichtbar: Hier sehen Sie, was Ihre Leiterplatten mit 8–12 Lagen in jedem Prozessschritt tatsächlich fertigt und prüft. Anders als in unbeschrifteten Fotogalerien anderer Anbieter nennen wir für jede folgende Fertigungslinie Modell, Hersteller und Anzahl; bei einem Anbieter mit wenigen Spezifikationsangaben fehlt all das.
Bohren
27 CNC-Bohrmaschinen, darunter Anlagen von Schmoll aus Deutschland und Tongtai aus Taiwan, für enge Positionstoleranzen bei dicht angeordneten Vias.
Belichtung
LDI-Belichtung (Laser-Direktbelichtung) und LED-Belichtung mit automatischer Ausrichtung, die feine Strukturen auf Innenlagen deutlich präziser registrieren als Fotofilm.
Galvanisierung
Separate Linien für die galvanische Strukturabscheidung, chemische Kupferabscheidung in durchkontaktierten Bohrungen (PTH) und vertikale kontinuierliche Galvanisierung (EVCP) für gleichmäßiges Kupfer an den Bohrungswänden.
Inspektion und Prüfung
AOI in der Fertigungslinie und außerhalb, vier Flying-Probe-Prüfsysteme, Röntgenprüfung, ein Labor für metallografische Querschliffe sowie Prüfgeräte für Abzugfestigkeit und Impedanz/TDR.
Im Fertigungsprozess werden Kupferfolie und Kupfer der Innenlagen belichtet und geätzt; anschließend werden die geätzten Kerne und das Prepreg gestapelt und in einer Vakuumpresse bei kontrollierter Temperatur und kontrolliertem Druck verpresst, bevor die gebohrten Löcher galvanisiert werden und so leitfähige Verbindungen zwischen den Lagen entstehen. UV-Licht belichtet die Lötstoppmaske, die automatische optische Inspektion prüft jede Innenlage, und eine abschließende Prüfung der Lötbarkeit beendet die Fertigungslinie vor der elektrischen Prüfung. Bei jedem Schritt der Verpressung kann die Zahl der leitfähigen Lagen vom Soll abweichen; deshalb ist Fertigungspräzision hier zugleich ein Prüfpunkt.
Unsere Qualitätskontrolle orientiert sich unmittelbar an den Abnahmestandards. Wir fertigen und prüfen nach IPC-A-600 und IPC-6012, Klasse 2 und Klasse 3; diese Standards legen die Werte für jede Leiterplatte fest, etwa eine Mindestdicke der galvanischen Beschichtung an der Bohrungswand von 20 µm (Klasse 2) bis 25 µm (Klasse 3) und eine Füllung der Bohrung von 50 % bis 75 %.
Abnahmekriterien nach IPC-6012F: Klasse 2 und Klasse 3 im Vergleich
Eine Leiterplatte muss von Anfang an für ihre Klasse gefertigt werden; eine nachträgliche Aufwertung von Klasse 2 auf Klasse 3 ist nicht möglich.
"Bei Leiterplatten mit 8–12 Lagen liefert uns der metallografische Querschliff den entscheidenden Nachweis. Von jeder Charge mit kontrollierter Impedanz fertigen wir einen Querschliff an einem Prüfmuster an und untersuchen das Kupfer an der Bohrungswand sowie die Registrierung unter dem Mikroskop, bevor die Fertigungsnutzen die Linie verlassen – die elektrische Prüfung zeigt uns, dass das Netz funktioniert; der Mikroschliff zeigt uns, dass es so bleibt."
— Fertigungstechnik-Team von PCBark
Anwendungen und empfohlene Lagenaufbauten nach Branche
Die Lagenzahl richtet sich nach der Anwendung, nicht umgekehrt, und PCBark ordnet jeder Branche die niedrigste Lagenzahl zu, die ihre Anforderungen an Signalintegrität und Zuverlässigkeit erfüllt. Die folgenden Zuordnungen beruhen darauf, wie Leiterplatten mit 8–12 Lagen in Branchen von 5G bis zur Luft- und Raumfahrt tatsächlich eingesetzt werden.
5G- / Telekommunikationsbasisstationen
8–16 LagenLeiterbahnführung für hohe Datenraten, separate HF-Ebenen
Fahrzeugradar / ADAS
6–8 Lagen (+ flexible Leiterplatte)Signalintegrität + Qualität nach IATF 16949
Medizinische Bildgebung / Implantat
6–12 LagenZuverlässigkeit, BGA mit feinem Rastermaß, Rückverfolgbarkeit
Server / Hochleistungsrechner
8–16 LagenDDR4/5-Längenabgleich, Integrität der Stromversorgung
Industriesteuerung / SPS
4–12 LagenDigitale Signale und Stromversorgung kombiniert, lange Lebensdauer
All diese Multilayer-Leiterplatten haben gemeinsam, dass die Funktion ihrer innenliegenden Netze nachgewiesen werden muss, denn ein Ausfall im Einsatz ist bei keiner davon hinnehmbar. Das ist der richtige Maßstab: Kunden aus der Automobil- und Medizintechnik fragen PCBark nach Querschliffdaten, dem IATF-16949-Nachweis und einer Prüfung zu 100 % – nicht nur nach dem Preis. Ein erfahrener Leiterplattenhersteller zeigt seinen Wert, indem er die niedrigste Lagenzahl wählt, die die Anforderungen noch erfüllt, statt das Design unnötig einzuengen.
Nennen Sie uns Ihre Anwendung und die gewünschten Spezifikationen –
fordern Sie eine individuelle Empfehlung zur Lagenzahl anZertifizierungen und Konformität
PCBark besitzt Qualitäts- und Umweltzertifizierungen, die Käufer bei der Zertifizierungsstelle überprüfen können – belastbare Nachweise für ein Lieferantenaudit statt bloßer Logos in der Fußzeile.
IATF 16949:2016
Qualitätsmanagement für die Automobilindustrie · Leiterplattenfertigung
ISO 14001:2015
Umweltmanagement
UL-anerkannt
Multilayer-Leiterplatte
IPC-Klasse 2 und 3
Fertigungsqualität nach IPC-A-600 / IPC-6012
Qualitätsmanagementsystem
Unser Qualitätsmanagementsystem basiert auf ISO 9001 und wird nach IATF 16949 auditiert, dem strengeren Regelwerk für die Automobilindustrie, das die Einhaltung von ISO 9001 einschließt. Bei der Materialkonformität fertigen wir RoHS-konforme Leiterplatten und bieten halogenfreie Laminate an; geprüft wird dies im eigenen Haus mit einem Röntgenfluoreszenz-Analysator für RoHS und Halogene – eine Fertigungsfähigkeit, die von einer Kennzeichnung des fertigen Produkts zu unterscheiden ist.
Transparenz zum Lieferanten
- Huizhou Linghangda Technology Co., Ltd. Leiterplattenfertigung
- Shenzhen Linghangda Technology Co., Ltd. Leiterplattenbestückung
"PCBark" ist der Handelsname dieser Rechtsträger. Die IATF-16949-, ISO-14001- und UL-Nachweise lauten auf diese Unternehmen; die Zertifikatsnummern stellen wir auf Anfrage zur Prüfung im Audit bereit.
Zertifikatsnummern für die Auditprüfung anfordernLeiterplatten mit 8–12 Lagen bestellen: Dateien, Vorlaufzeit und Gesamtkosten
Der Stückpreis ist nur die Spitze des Eisbergs. Unabhängige Beschaffungsanalysen beziffern die versteckten Kosten eines unzureichend geprüften Lieferanten unter Berücksichtigung von Nacharbeit, Ausschuss und Verzögerungen auf 20–40 % über dem Angebotspreis; die Behebung eines Fehlers an einer Leiterplatte im Einsatz kostet 10–20× so viel wie die Erkennung in der Fertigung. Deshalb ist eine elektrische Prüfung zu 100 % ein Hebel zur Kostensenkung und kein bloßer Kostenfaktor.
10–20×
Branchenschätzungen zufolge kostet die Behebung eines Fehlers an einer Leiterplatte im Einsatz 10–20× so viel wie seine Erkennung während der Fertigung.
Quelle: TCO-Analysen der Branche (veranschaulichender Marktdurchschnitt, keine Daten speziell von PCBark)Was Sie einsenden und was Sie zurückbekommen
- Dateien Senden Sie Gerber-Dateien (RS-274X) oder ODB++ sowie eine Zeichnung des Lagenaufbaus und bei kontrollierter Impedanz die Impedanzzielwerte.
- Mindestbestellmenge Keine; auf denselben Fertigungslinien fertigen wir sowohl Prototypen mit kurzer Durchlaufzeit als auch Serien.
- Vorlaufzeit Die Vorlaufzeit hängt von Lagenzahl und Fläche ab; jedes zusätzliche Lagenpaar verlängert die Prozesszeit um etwa 3–5 Tage.
- DFM Jedes Angebot umfasst eine kostenlose DFM-Analyse mit Rückmeldung zu Lagenaufbau und Impedanz vor der Werkzeugerstellung.
Dieser Zielkonflikt ist vorhersehbar: Veröffentlichte Kostenmodelle zeigen beim Wechsel von 8 auf 10 Lagen einen Anstieg um etwa 20–30 % und beim Wechsel von 10 auf 12 Lagen noch einmal denselben Anstieg; die Kosten einer Leiterplatte mit 12 Lagen steigen also mit jedem zusätzlichen Ebenenpaar. Anhand dieser Daten helfen wir Ihnen, die passende Lagenzahl zu wählen, statt die Leiterplatte unnötig aufwendig aufzubauen.
Cadence-Kostenanalyse zur LagenzahlDesigntools für Leiterplatten mit 8–12 Lagen
-
Auswahlhilfe
Auswahlhilfe für die Lagenzahl
Wählen Sie die passende Lagenzahl für eine Leiterplatte mit 8–12 Lagen anhand der Leiterbahndichte und Signalanforderungen.
Tool öffnen -
Kostenschätzung
Schätzung der Kostenfaktoren für Leiterplatten
Schlüsseln Sie die Faktoren auf, die den Preis von Multilayer-Leiterplatten bestimmen, und schätzen Sie deren Kosteneinfluss vor der Angebotsanfrage.
Tool öffnen -
Rechner
Rechner für Leiterbahnen mit kontrollierter Impedanz
Berechnen Sie anhand Ihrer Lagenaufbauparameter die Leiterbahnbreite und den Leiterbahnabstand für eine kontrollierte Impedanz.
Tool öffnen -
Auswahlhilfe
Auswahlhilfe für die IPC-Klasse
Ermitteln Sie, welche IPC-Klasse für die Anforderungen an Zuverlässigkeit und Abnahmekriterien Ihrer Leiterplatte gilt.
Tool öffnen
01
Wie dick ist eine Leiterplatte mit 12 Lagen standardmäßig?
1,6 mm ist der Standard-Ausgangswert; Leiterplatten mit 12 Lagen fertigen wir in dieser Dicke mit Standardverfahren. In der Praxis liegt die Enddicke der meisten Designs mit 8–12 Lagen zwischen 1,6 mm und 3,2 mm, sobald Kupfergewicht und Impedanzkontrolle festgelegt sind.
02
Sind Leiterplatten mit 12 Lagen immer HDI-Leiterplatten, und reicht FR-4 aus?
Beides ist zu verneinen. Viele Leiterplatten mit 8–12 Lagen nutzen THT-Bestückung und Standard-FR-4 oder High-Tg-Material. HDI-Microvias und Materialien mit niedrigem Dk wie Rogers werden erst benötigt, wenn BGA mit feinem Rastermaß oder Signale oberhalb von ~1 GHz sie erfordern.
03
Wie stellen Sie Impedanz und Signalintegrität sicher?
Wir legen den Lagenaufbau auf Ihre Zielwerte von 50 Ω für unsymmetrische Signale und 100 Ω für differenzielle Signale aus, halten eine Toleranz von ±5–10 % ein und prüfen die Impedanz vor dem Versand der Charge mittels Zeitbereichsreflektometrie an einem Testcoupon. Jede Signallage grenzt an eigene Masse- und Versorgungslagen, damit die Rückstrompfade kurz bleiben; bei schnellen Netzen entfernen wir Via-Stubs durch Rückbohren und wenden die 3-W-Regel für den Leiterbahnabstand an, um das Übersprechen zu begrenzen.
04
Welche Arten von Durchkontaktierungen bieten Sie für Leiterplatten mit 8–12 Lagen an?
Durchgehende, blinde und vergrabene Durchkontaktierungen sowie lasergebohrte Microvias, wahlweise mit Harz verfüllt oder mit Kupfer gefüllt; für BGAs mit feinem Rastermaß sind auch Via-in-Pad-Ausführungen möglich. Gestapelte Microvias sind bei anspruchsvollen HDI-Aufbauten verfügbar.
05
Warum ist eine elektrische Prüfung zu 100 % bei Multilayer-Leiterplatten wichtiger als eine automatische optische Inspektion (AOI)?
Die automatische optische Inspektion erfasst nur die Außenflächen; sie kann nicht bestätigen, ob vergrabene Durchkontaktierungen mit inneren Lagen verbunden sind. Nur eine elektrische Prüfung erkennt eine Unterbrechung in einem innenliegenden Netz – deshalb wird jedes Fertigungspanel elektrisch geprüft.
06
Welche Qualitätsstandards und Zertifizierungen erfüllen Sie?
IATF 16949:2016 und ISO 14001:2015 (beide aktuell und bei der Zertifizierungsstelle überprüfbar), UL-Anerkennung für mehrlagige Leiterplatten (Datei E316475) sowie Fertigung und Prüfung gemäß IPC-A-600 und IPC-6012, Klasse 2 und Klasse 3.
07
Gibt es eine Mindestbestellmenge?
Nein. Prototypen und Serienfertigung laufen auf denselben Fertigungslinien, sodass Sie die Stückzahlen erhöhen können, ohne den Leiterplattenhersteller zu wechseln.
08
Wie entscheide ich mich zwischen 8, 10 und 12 Lagen?
Die ehrliche Antwort: Gehen Sie von Ihrem schnellsten Signal, der benötigten Anzahl an Versorgungslagen und dem kleinsten BGA-Rastermaß aus, nicht von einer vorgegebenen Lagenzahl. Senden Sie uns Ihre Netzliste, und wir empfehlen Ihnen die geringste Lagenzahl, die Ihre Ziele für Signalintegrität und Zuverlässigkeit erfüllt – mehr Lagen sind nicht immer die richtige Wahl.
