Kontaktieren Sie das Unternehmen PCBark
16-24-Lagen-Leiterplatte
Fertigung von 16–24-Lagen-Multilayer-Leiterplatten
Leiterplatten mit hoher Packungsdichte und Zuverlässigkeit – gefertigt und geprüft für Designs, denen die übliche Lagenzahl nicht mehr ausreicht.
PCBark fertigt Leiterplatten mit 16 bis 24 Lagen für Entwickler, deren Designs über die Grenzen eines üblichen Lagenaufbaus mit 4-12 Lagen hinausgehen. Ab 16 Lagen entscheiden die Ausrichtung der Lagen zueinander, die kontrollierte Impedanz und die Verpressung darüber, ob eine Leiterplatte ausgeliefert oder ausgesondert wird. Wir halten diese Toleranzen innerhalb veröffentlichter Grenzen und prüfen sie an jeder Leiterplatte, statt lediglich ein Datenblatt vorzulegen und auf das Beste zu hoffen.
Angebot anfordern
16–24
Kupferlagen, hohe Packungsdichte
±8 %
kontrollierte Impedanz, per TDR geprüft
±50µm
Ausrichtung der Lagen zueinander
Klasse 2 & 3
nach IPC-6012 gefertigt, Sie wählen
100 %
elektrische Prüfung + AOI + TDR
500.000 m²
Jahreskapazität, 16+ Jahre Erfahrung
Warum Leiterplatten mit hoher Lagenzahl ausfallen und wie wir das Risiko kontrollieren
Bei einer Leiterplatte mit 16-24 Lagen werden 16 bis 24 Kupferlagen unter Wärme und Druck mit Prepreg und Kernen verbunden. So erhält jedes Hochgeschwindigkeitssignal eine eigene Massefläche, und es entstehen saubere Versorgungsebenen, die eine Leiterplatte mit 4 Lagen nicht bieten kann. Die Herausforderung besteht nicht darin, die Lagen zu stapeln – ihre Zahl festzulegen ist der einfache Teil. Entscheidend ist, Ausrichtung, Impedanz und Verbundqualität auf jeder Lage einer Leiterplatte einzuhalten, die nun drei- bis fünfmal so dick ist wie eine Schaltung mit 4 Lagen.
Vier Kontrollpunkte, die über die Fertigung mit hoher Lagenzahl entscheiden
-
Ausrichtung der Lagen zueinander
Mit steigender Via-Dichte müssen die Pads der Innenlagen über alle Kerne hinweg fluchten. Überschreitet der Versatz die Toleranz, brechen Restringe aus.
-
Kontrollierte Impedanz
Dünne Dielektrika bestimmen die differenzielle und die unsymmetrische Impedanz. Ohne Kontrolle für jeden Lagenaufbau zeigen Hochgeschwindigkeits-Leiterbahnen Überschwingen, und das Übersprechen nimmt zu.
-
Verpressung und Symmetrie
Ein asymmetrischer Lagenaufbau verzieht sich beim Reflow-Löten. Hohlräume im Prepreg schwächen den Verbund und beeinträchtigen die Wärmeleitpfade.
-
Zuverlässigkeit von Blind- und Buried-Vias
Die sequenzielle Verpressung und das Füllen der Vias müssen Temperaturwechsel überstehen; andernfalls wird die Verbindung im Einsatz unterbrochen.
„Unsere erste Frage lautet nicht, wie viele Lagen Sie möchten, sondern wie viele Sie tatsächlich brauchen. Wenn es die Stromversorgung zuließ, haben wir Kunden schon von einem Lagenaufbau mit 24 Lagen auf 18 Lagen abgeraten – denn weniger Grenzflächen bedeuten eine höhere Ausbeute und eine Leiterplatte, auf deren Zuverlässigkeit man leichter vertrauen kann.“
PCBark Engineering Team, DFM-Analyse
Nehmen wir die Lagenausrichtung als Beispiel. Bei einer Leiterplatte mit 20 Lagen, für die lediglich 75m eingehalten werden, verschieben sich mit steigender Via-Zahl die Pads der Innenlagen gegeneinander. Nach der Bestückung zeigt sich das in ausgebrochenen Restringen und unterbrochenen Vias. Wir halten den Versatz zwischen den Lagen bei 50m und prüfen ihn für jedes Fertigungspanel. Zusätzlich sichern wir jede Leiterplatte durch eine elektrische Prüfung zu 100 % und stichprobenartige TDR-Impedanzmessungen ab, damit der Fehler Ihren Prüfplatz gar nicht erst erreicht.
Darin liegt der Unterschied zwischen einem Leiterplattenhersteller und einem bloßen Anbieter. Anders als ein Betrieb, der einfach die gewünschte Lagenzahl fertigt, ermittelt PCBark die Leiterplatte, die Sie tatsächlich brauchen, nach der für Ihre Anwendung erforderlichen IPC-Klasse – und sagt Ihnen, wenn eine zusätzliche Lage die falsche Entscheidung wäre.
PCBark: Fertigungsmöglichkeiten für 16–24 Lagen
Dies sind verbindliche Prozesswerte für Leiterplatten mit hoher Packungsdichte und Zuverlässigkeit, keine werblichen Höchstwerte. Die meisten Leiterplatten mit 16-24 Lagen fallen in die Standardspalte. Die Spalte mit den maximalen Möglichkeiten beschreibt unsere Grenzen für Hochgeschwindigkeits- und Hochfrequenzdesigns sowie Leiterplatten mit 32 Lagen und mehr.
Zum Vergrößern auf das Bild klicken
So planen wir den Lagenaufbau einer Leiterplatte mit 16 Lagen
Hinter jeder Leiterplatte steht ein Lagenaufbau, den unser Team für Leiterplattendesign plant, bevor auch nur ein Kern gebohrt, geätzt oder verpresst wird. Bei einer Leiterplatte mit 16 Lagen beziehen wir acht Signallagen auf vier Masse- und vier Stromversorgungsebenen und ordnen galvanisch beschichtete Kupferfolie und harzbeschichtetes Prepreg abwechselnd um ein Substrat aus High-Tg-FR4 oder Rogers 4350B an. So behalten die Leiterbahnen auf Ober- und Unterseite ihren Bezug, und jeder leitende Pfad hält seine Impedanz. Bei der Fertigung von Leiterplatten mit hoher Lagenzahl scheitert es selten an der Lagenzahl selbst. Das Problem ist ein Fertigungsprozess, bei dem mit wachsendem Lagenaufbau die Ausrichtung verloren geht – eine Herausforderung, die PCBark konstruktiv löst, statt auf einen guten Ausgang zu hoffen.
| Parameter | Standardausführung | 16–24 Lagen (optimal) | Maximale Fertigungsmöglichkeit |
|---|---|---|---|
| Lagenzahl | 4–12 Lagen | 14–24 Lagen | 32 Lagen oder mehr |
| Basismaterial | FR-4, High-Tg-FR-4 | High-Tg-FR-4, halogenfrei, für Hochgeschwindigkeitsanwendungen | Rogers, Isola, Panasonic Megtron, Hybridaufbau |
| Leiterplattendicke | 0,6–2,4 mm | 0,4–4,0 mm | 0,3–6,0 mm |
| Kupfer auf Innenlagen | 0,5–2 oz | 0,5–3 oz | 4 oz |
| Kupfer auf Außenlagen | 1–2 oz | 1–4 oz | 6 oz |
| Min. Leiterbahnbreite / Leiterbahnabstand | 0.10 / 0,10 mm | 0.075 / 0,075 mm | 0.050 / 0,050 mm |
| Min. Laser-Via | 0,10 mm | 0,075 mm | 0,050 mm |
| Min. mechanische Bohrung | 0,25 mm | 0,20 mm | 0,10 mm |
| Kupfer an der Bohrungswand | ≥20 µm | ≥25 µm | ≥35 µm |
| Blind- und Buried-Vias | Verfügbar | Mehrlagiger Aufbau mit Blind- und Buried-Vias | Mehrstufige HDI-Blind- und Buried-Vias |
| Via-in-Pad | Verfügbar | BGA-Via-in-Pad, kupfergefüllt | BGA-Via-in-Pad für feines Raster |
| BGA-Rastermaß | 0,50 mm | 0,40 mm | 0,30 mm |
| Impedanzkontrolle | ±10% | ±8 % (per TDR geprüft) | ±5% |
| Ausrichtung der Lagen zueinander | ±75 µm | ±50 µm | ±35 µm |
| Durchbiegung und Verwindung | ≤0.75% | ≤0.50% | ≤0.30% |
| Oberflächenfinish | HASL-LF, OSP, ENIG | ENIG, ENEPIG, Immersionssilber | ENEPIG, Hartgold, selektive Beschichtung |
| Max. Leiterplattengröße | 400 × 500 mm | 500 × 600 mm | 600 × 1200 mm |
| Prüfung | 100 % elektrische Prüfung | AOI + Flying-Probe-Test + TDR-Impedanzmessung | + Zuverlässigkeitsprüfung |
Auswahlhilfe für Lagenzahl und Anwendung
Prüfen Sie damit vor der Angebotsanfrage, ob Ihr Lagenaufbau plausibel ist – am besten beurteilen lässt sich der Lagenaufbau für die jeweilige Branche daran, ob die vom Team gewählte Via-Größe und die verwendeten Materialien zur gewählten Aufbauvariante passen (z. B. galvanisch beschichtet oder nur mit Harz gefüllt, FR4-Dicke, High-Tg-FR4 oder Rogers-4350B-Substrat).
| Branche | Typischer Lagenbereich | Hinweise zum Aufbau |
|---|---|---|
| Medizinelektronik | 6–24 | Hohe Mixed-Signal-Dichte + Zuverlässigkeit, High Tg, kontrollierte Impedanz, ENEPIG |
| Automobilelektronik | 12–24 | Wärmemanagement + Vibration + Zuverlässigkeit nach AEC, High Tg / halogenfrei, Blind- und Buried-Vias |
| KI-Server und HBM-Tests | 24+ | Hochgeschwindigkeits-SerDes, dichtes BGA-Fan-out, verlustarmes Material, Via-in-Pad, ±8 % Impedanz |
| 5G / Telekommunikation | 20–30+ | HF + stabile Stromversorgung im GHz-Bereich, Hybridverpressung für Hochfrequenz, TDR |
| Luft- und Raumfahrt sowie Verteidigung | 16–24 | Zuverlässige, rückverfolgbare Fertigung, IPC-Klasse 3, kupfergefüllte Vias, vollständige Prüfung |
Anders als ein Betrieb, der einen Lagenaufbau für eine Leiterplatte mit 16 Lagen ausdruckt und auf dieser Grundlage ein Angebot erstellt, fertigt PCBark Multilayer-Leiterplatten nach der IPC-Klasse, die Ihre Anwendung erfordert, und prüft das Ergebnis – so erhält „kontrollierte Impedanz“ eine überprüfbare Bedeutung. Unsere Multilayer-Leiterplattenbestückung findet unter demselben Dach statt wie die Fertigung unbestückter Leiterplatten. Weniger Übergaben bedeuten weniger Gelegenheiten, bei denen eine Leiterplatte von der Spezifikation abweichen kann.
Technische Hinweise zu Materialien und Vias
Bei digitalen Hochgeschwindigkeits- und HF-Anwendungen sind Dielektrizitätskonstante und Verluste wichtiger als die reine Lagenzahl. Deshalb verarbeiten wir High-Tg-FR-4 sowie halogenfreie und für Hochgeschwindigkeit ausgelegte Laminate und setzen Megtron oder Rogers ein, wenn das Design es verlangt. Die Dicke des Prepregs und die Wahl der Kerne bestimmen die unsymmetrische und differenzielle Impedanz. Blind-, Buried- und kupfergefüllte Microvias ermöglichen eine hohe Verdrahtungsdichte, ohne die Leiterplatte dicker machen zu müssen; BGA-Via-in-Pad eignet sich für Gehäuse mit 0,40 mm Rastermaß.
Spezifikationen, die wir zusichern und an jeder Leiterplatte prüfen
In den meisten Angeboten für Leiterplatten mit hoher Lagenzahl stehen „kontrollierte Impedanz“ und „enge Lagetoleranzen“, ohne dass Zahlen genannt werden. Eine angegebene und eine überprüfte Toleranz sind zweierlei. In dieser Lücke entstehen Ausfälle im Einsatz – deshalb halten wir für Leiterplatten mit 16–24 Lagen Folgendes schriftlich fest.
[ SYS.VERIFY ] Standardprotokoll
Entscheidend ist „geprüft“, nicht „besonders präzise“. Wir behaupten nicht, dass eine Lagenausrichtung innerhalb von ±50µm die engste Toleranz der Branche ist; sie entspricht dem üblichen Niveau für hohe Zuverlässigkeit. Die einfache, ehrliche Aussage lautet: Für Ihr Ergebnis ist entscheidend, dass wir den Wert messen und Ihnen einen TDR-Testcoupon-Bericht übergeben, statt Sie zu bitten, dem Lagenaufbau blind zu vertrauen.
[ ACTION REQ ] Angaben erforderlich
Möchten Sie die Werte für Ihren Lagenaufbau prüfen lassen?
Wo Leiterplatten mit 16–24 Lagen eingesetzt werden und was ihre Kosten wirklich bestimmt
Leiterplatten mit hoher Lagenzahl sind die übliche Wahl, sobald ein Design eine hohe Verdrahtungsdichte, eine saubere Stromversorgung und Signalintegrität bei hohen Geschwindigkeiten verlangt. Auf diese Branchen entfällt der Großteil unserer Fertigung mit 16–24 Lagen.
KI-Server und HBM-Tests
24+ LagenHochgeschwindigkeits-SerDes und dichtes BGA-Fan-out auf verlustarmem Material.
Luft- und Raumfahrt sowie Verteidigung
16–24 LagenRückverfolgbare Fertigung nach IPC-Klasse 3 für Anwendungen, bei denen ein Ausfall im Einsatz keine Option ist.
Automobilelektronik
12–24 LagenHigh-Tg-Leiterplatten, ausgelegt für Vibrationen und Wärmemanagement in ADAS und der Leistungsregelung.
Medizinelektronik
6–24 LagenHohe Mixed-Signal-Dichte mit der Zuverlässigkeitsreserve, die medizinische Anwendungen verlangen.
5G und Telekommunikation
20–30+ LagenHF-Signale und stabile Stromversorgung im GHz-Bereich mit hybriden Hochfrequenz-Lagenaufbauten.
IPC-Klasse 2 und Klasse 3: vor der Fertigung festgelegt, danach geprüft
Bei Anwendungen mit hohen Zuverlässigkeitsanforderungen ist die IPC-Klasse kein bloßes Etikett, sondern eine Konstruktionsentscheidung. Für Leiterplatten der IPC-Klasse 3 gelten engere Toleranzen bei Merkmalen, die bei hohen Lagenzahlen bekanntermaßen zu Ausfällen führen können. Das erhöht zwangsläufig die Kosten, und die Klasse lässt sich nicht mehr ändern, sobald die erste Leiterplatte gefertigt ist.
Abnahmekriterien nach IPC-6012F
| Kriterium | Klasse 2 | Klasse 3 (hohe Zuverlässigkeit) |
|---|---|---|
| Kupfer-Galvanisierung der Bohrungswand | 20 µm | 25 µm |
| Füllung des Via-Zylinders | 50% | 75% |
| Äußerer Restring | Ausbruch über 90° zulässig | kein Ausbruch |
| Verringerung der Leiterbahnbreite | 30% | 20% |
| Abgehobene Pads | zulässig | nicht zulässig |
Für Ihren Einkauf sind zwei Punkte wichtig: Eine Leiterplatte kann nach der Fertigung nicht nachträglich auf Klasse 3 gebracht werden, daher muss die Klasse bereits bei der Angebotsanfrage feststehen. Klasse 3 verursacht außerdem einen Aufpreis von 15–30 %. Deshalb fragen wir, welche Klasse Ihr Produkt tatsächlich benötigt, statt automatisch die teuerste anzusetzen.
Jede Leiterplatte mit mehr als 16 Lagen durchläuft vor der Auslieferung ein umfassendes Qualitätsprüfprogramm: elektrische Prüfung zu 100 %, automatische optische Prüfung der Innenlagen, Flying-Probe-Prüfung und bei Aufträgen mit kontrollierter Impedanz TDR-Testcoupons. Mit diesen Prüfungen schließt ein Multilayer-Leiterplattenhersteller die Vertrauenslücke, die ein unbekannter Lieferantenname aufwirft. Die Qualitätsdaten werden zusammen mit der Leiterplatte geliefert.
Beschaffung von Leiterplatten mit 16–24 Lagen: Kostentreiber, Vorlaufzeit und eine eindeutige Angebotsanfrage
Die Faktoren, die die Lagenzahl Ihrer Leiterplatte beeinflussen. Wenn Sie die Anforderungen sorgfältig vorbereiten, können Sie Angebote tatsächlich vergleichen! Reichen Sie nur eine allgemeine Beschreibung des Auftrags ein, erhalten Sie lediglich Schätzungen.
Was den Preis bestimmt
| Kostenfaktor | Auswirkung auf das Angebot |
|---|---|
| Lagenzahl | Jedes zusätzliche Lagenpaar erhöht Materialbedarf, Verpressungszyklen und Ausschussrisiko |
| Material | High-Tg-, halogenfreie und Hochgeschwindigkeits-Laminate kosten mehr als Standard-FR-4 |
| Kupferstärke | Stärkeres Kupfer auf Innen- und Außenlagen erhöht den Aufwand für Ätzen und Verpressung |
| Via-Technologie | Blind-, Buried- und kupfergefüllte Vias erfordern zusätzliche Schritte der sequenziellen Verpressung |
| IPC-Klasse | Klasse 3 erfordert mehr Galvanisierung und Prüfung und kostet 15–30 % mehr als Klasse 2 |
| Oberflächenfinish | ENEPIG und Hartgold kosten mehr als ENIG oder OSP |
| Stückzahl | Bei Prototypen dominieren die Werkzeugkosten; mit steigender Stückzahl sinken die Stückkosten |
Hilfen für Multilayer-Leiterplatten mit 16–24 Lagen
-
01
Auswahlhilfe für Lagenzahl und Lagenaufbau
Ermitteln Sie eine geeignete Lagenzahl und stellen Sie einen Lagenaufbau für eine Leiterplatte mit 16–24 Lagen zusammen.
Hilfe öffnen -
02
Kostenfaktoren abschätzen
Sehen Sie, welche Designfaktoren die Kosten einer Multilayer-Leiterplatte mit hoher Lagenzahl bestimmen.
Hilfe öffnen -
03
Checkliste für die DFM-Prüfung Ihrer Angebotsanfrage
Prüfen Sie vor Ihrer Angebotsanfrage, ob Ihre Designdaten für die DFM-Analyse bereit sind.
Hilfe öffnen
Angebot für 16–24 Lagen mit DFM-Analyse anfordern
Senden Sie uns Ihre Lagenaufbauten und Gerber-Daten. Wir nennen Ihnen einen verbindlichen Preis, die tatsächliche Lieferzeit und liefern eine DFM-Analyse, die Probleme mit der Lagenausrichtung und Impedanz erkennt, bevor sie teure erneute Designrunden auslösen.
Angebot anfordernFAQ: Leiterplatten mit 16–24 Lagen
Was kostet eine Leiterplatte mit 16 Lagen?
Der Preis hängt stärker von Material, Kupferstärke, Via-Technologie, IPC-Klasse und Stückzahl ab als von der Lagenzahl allein. Jeder dieser Faktoren beeinflusst den Preis einer Multilayer-Leiterplatte. Deshalb liegen die Stückkosten anspruchsvoller Leiterplatten mit 16 Lagen deutlich über denen einer Standardausführung; am größten ist der Unterschied bei Prototypen, bei denen die Werkzeugkosten dominieren. Senden Sie uns Lagenaufbau und Stückzahl, damit wir Ihnen einen konkreten Preis nennen können.
Wie viele Lagen brauche ich tatsächlich?
Weniger, als Sie denken. Für Serjios Lademez wurde nachgewiesen, dass die Vorgaben für Verdrahtungsdichte, Nutzung der Versorgungsebenen und Signalintegrität eingehalten werden. Bei mehreren Kunden haben wir die Lagenzahl aufgrund ihrer Stromversorgung von 24 auf 18 reduziert, weil ein System mit weniger Grenzflächen in der Regel eine bessere Ausbeute und höhere Erfolgschancen bietet.
Lohnt sich der Aufpreis für zusätzliche Lagen?
Wenn zusätzliche Lagen ein Problem bei der Impedanzkontrolle oder Verdrahtung verhindern, dann ja. Wenn Sie hoffen, damit ein unlösbares Layoutproblem zu umgehen, meist nicht. Zusätzliche Lagen machen nicht jede Leiterplattenbauart automatisch besser. Das sagen wir Ihnen in der DFM-Analyse, statt Ihre Annahme einfach zu übernehmen.
Wie dick ist eine Leiterplatte mit 16–24 Lagen?
Die meisten Leiterplatten mit 16-24 Lagen liegen bei etwa 1,6 mm bis 3,2 mm; in diesem Bereich fertigen wir Dicken von 0,4 mm bis 4,0 mm. Die Dicke ergibt sich aus Lagenzahl, Kupferstärke und der Wahl des Dielektrikums im Lagenaufbau.
Können Sie bei einer Leiterplatte mit 20 Lagen tatsächlich eine Impedanz von ±8 % einhalten?
Ja, und wir belegen es mit einem TDR-Testcoupon-Bericht, statt Sie zu bitten, dem Datenblatt zu vertrauen. Die kontrollierte Impedanz einer Leiterplatte mit hoher Lagenzahl entsteht durch die Planung des Dielektrikums für jeden Lagenaufbau, passende Prepreg- und Kerndicken sowie eine auf jedes Impedanzziel abgestimmte Leiterbahngeometrie. Anschließend wird sie geprüft, nicht nur angenommen. Bei einer Leiterplatte mit 20 Lagen und mehreren Impedanzbereichen kann diese Prüfung den Unterschied zwischen einem sauberen Augendiagramm und einer Fehlersuche ausmachen. Deshalb werden die Testcoupondaten mit der Bestellung geliefert, statt nur auf einer Seite mit Fertigungsmöglichkeiten zu stehen.
Was unterscheidet IPC-Klasse 2 und Klasse 3 bei Leiterplatten mit hoher Lagenzahl?
Klasse 3 erhöht die Kupfer-Galvanisierung der Bohrungswand auf 25m. Sie erhöht den Anteil gefüllter Bereiche auf 75 %. Sie schließt Ausbrüche am Restring aus und lässt keine abgehobenen Pads zu. Klasse 3 verursacht einen Aufpreis von 15-30 %. Eine Leiterplatte kann nach der Fertigung nicht auf Klasse 3 umgestellt werden. Leiterplatten der Klasse 3 müssen vollständig nach dieser Klasse gefertigt werden.
Welche Via-Technologien bieten Sie an?
Durchkontaktierte, Blind-, Buried- und kupfergefüllte Vias sowie BGA-Via-in-Pad bis zu einem Rastermaß von 0,40 mm. Entwickler von Leiterplatten mit hoher Packungsdichte kombinieren diese Technologien häufig, um die Bauteile auf engem Raum unterzubringen, ohne die Leiterplatte dicker zu machen.
Ist die Fertigung meiner Leiterplatten in China sicher – und was geschieht mit meinem geistigen Eigentum und meinen Gerber-Daten?
Sie werden in China gefertigt. Ihre Gerber-Daten, Ihr Lagenaufbau und Ihre Designdateien werden auf Grundlage unserer 16-jährigen Erfahrung im EMS-Bereich vertraulich behandelt und nicht weitergereicht. Entscheidend für den Schutz eines Programms mit hohen Zuverlässigkeitsanforderungen sind Rückverfolgbarkeit und eine namentlich bekannte Ansprechperson, nicht das Land.
Mir wurde gesagt, die Qualität sei sehr gut, aber der Lötstopplack etwas dünn und der Service langsam. Was machen Sie anders?
Die Beschwerde, die Qualität sei sehr gut, der Lötstopplack aber etwas dünn und Tempo und Service weniger überzeugend, beschreibt genau die Schwachpunkte eines günstigen Leiterplattenfertigers, und diesen Kompromiss müssen Sie nicht immer eingehen. PCBark liefert Leiterplatten mit 16–24 Lagen, die zu 100 % elektrisch geprüft werden, mit einem TDR-Testcoupon, nach IPC-Vorgaben kontrolliertem Lötstopplack und einem namentlich benannten Ansprechpartner für die DFM-Analyse, sodass die Qualitätsdaten die Leiterplatte begleiten, statt erst später bei einem Audit zum Thema zu werden.
