Kontaktieren Sie das Unternehmen PCBark
Aktualisiert im Juli 2026 · Lesezeit ca. 15 Min.
Bei der Leiterplattenfertigung entsteht aus kupferkaschiertem Laminat eine unbestückte Leiterplatte: Leiterbahnen werden geätzt, Bohrungen gesetzt und galvanisiert sowie Lötstopplack und Bestückungsdruck aufgebracht – noch bevor die Leiterplatte mit einem Bauteil in Berührung kommt. Dieser Leitfaden führt Schritt für Schritt durch den Fertigungsprozess, erläutert die IPC-Qualitätsklassen anhand konkreter Zahlen, vergleicht Substratmaterialien und erklärt, welche Faktoren die Gesamtkosten bei der Beschaffung aus China tatsächlich beeinflussen. Wenn Sie als Nächstes die unbestückte Leiterplatte mit Bauteilen bestücken lassen möchten, lesen Sie unseren umfassenden Leitfaden zur Leiterplattenbestückung.
Kurzübersicht: Leiterplattenfertigung auf einen Blick
| Lagenzahl | 1–42 Lagen |
| Mindest-Leiterbahnbreite / Leiterbahnabstand | 3–4 mil (0,076–0,10mm), abhängig von der Fertigungsklasse |
| Leiterplattendicke | 0,2mm – 6,0mm |
| Kupfergewicht | 0,5–8 oz |
| Impedanzkontrolle | ±10% |
| Maßgebliche Normen | IPC-2221 (Design) · IPC-6012F (Qualifizierung) · IPC-A-600 (Sichtprüfung) |
Was ist Leiterplattenfertigung?
Leiterplattenfertigung, auch „Leiterplattenherstellung“ genannt, bezeichnet die Fertigung einer unbestückten Leiterplatte aus kupferkaschiertem Laminat. Dazu gehören das Ätzen der Leiterbahnen, das Bohren und Galvanisieren der Bohrungen sowie das Aufbringen von Lötstopplack und Bestückungsdruck – alles, bevor Bauteile platziert werden. IPC beschreibt diesen Ablauf ausdrücklich in seiner Dokumentation zum Produktionszyklus. Die Dokumente zur „Leiterplattenfertigung“ behandeln Normen für Laminate, Oberflächenfinishs, Galvanisierungsverfahren und Methoden zur Prüfung der thermischen Belastbarkeit; die Dokumente zur „Bestückung“ befassen sich mit Materialien und Bauteilen.
Die beiden Prozessschritte lassen sich leicht verwechseln. Wer in einem PCB-Forum danach fragt, hört oft von weniger erfahrenen Designern, welche Dateien ein Leiterplattenhersteller benötigt oder ob neben den Gerber-Daten auch ein Schaltplan für die Fertigung erforderlich ist. Für die Fertigung einer unbestückten Leiterplatte benötigt der Hersteller lediglich Gerber-Daten. Sobald ein Bestückungsdienstleister hinzukommt und eine Stückliste erhält, lässt sich ein fertiges Design viel leichter zurückentwickeln. Das macht es einem Anbieter, der den gesamten Prozess aus einer Hand anbietet, deutlich einfacher. Daher bevorzugen viele Käufer aus der Praxis, Fertigung und Bestückung bei einem einzigen verantwortlichen Anbieter zu beauftragen, statt die Leiterplattenbestückung einem zweiten Lieferanten zu überlassen.
Die Lücke bei der Übergabe von der Fertigung zur Bestückung
Fertigung und Bestückung sind oft getrennte Prozesse und können sogar von verschiedenen Unternehmen übernommen werden. Dadurch entsteht ein zusätzlicher Übergabeschritt. Bei jeder Übergabe besteht das Risiko, dass eine Fertigungstoleranz nicht zum Footprint eines Bauteils passt. Außerdem kann es im Fehlerfall zu Streit darüber kommen, wer verantwortlich ist. Übernimmt ein Unternehmen sowohl Fertigung als auch Bestückung nach einem einheitlichen Qualitätsmanagementsystem für Design und Fertigung, entfällt dieses Streitrisiko. Bei zwei getrennten Unternehmen wird es lediglich auf einen späteren Zeitpunkt verschoben – bis nach dem Ausfall der Leiterplatte.
Auch die Käufer von Leiterplatten haben unterschiedliche Anforderungen: Sie reichen vom Elektronikbastler, der einen einzelnen kostengünstigen Leiterplattenprototyp bestellen möchte, bis zum Elektronik-OEM, der beispielsweise Zehntausende Leiterplatten mit passend zum Design beschafften Bauteilen ordert. Die Dateiformate, mit denen ein Leiterplattenhersteller arbeiten kann – üblicherweise Gerber, ODB++ und IPC-2581 –, gewinnen mit zunehmendem Produktionsvolumen deutlich an Bedeutung.
| Leiterplattentyp | Aufbau | Typische Anwendung |
|---|---|---|
| Einseitig | 1 leitfähige Kupferlage auf einer Seite des Substrats | Kostengünstige Unterhaltungselektronik, einfache Steuerungsplatinen |
| Doppelseitig | 2 leitfähige Lagen, verbunden durch galvanisierte Durchkontaktierungen | Allgemeine Steuerungsplatinen für Verbraucherprodukte und Industrie |
| Starre Multilayer-Leiterplatte | 4-42 Lagen, unter Hitze und Druck verpresst | Server, Telekommunikationsinfrastruktur, komplexe digitale Systeme |
| HDI (High-Density Interconnect) | Mikro-Vias, feine Leiterbahnen und Leiterbahnabstände, Any-Layer-Lagenaufbau | Smartphones, KI-Beschleuniger-Leiterplatten, fortschrittliche Gehäusetechnik |
| Starrflex-Leiterplatte | Starre und flexible Polyimidbereiche in einer Leiterplatte kombiniert | Faltbare und kompakte Geräte, Luft- und Raumfahrt sowie medizinische Baugruppen |
| Vollflexibel (Polyimid) | Vollflexibles Substrat mit einer oder mehreren Kupferlagen | Wearables, beengte nicht planare Gehäuse, Verbindungen in Akkupacks |
| Leiterplatte mit Metallkern (MCPCB) | Aluminium- oder Kupferbasislage zur Wärmeverteilung | LED-Beleuchtung, Leiterplatten für Stromrichter |
| Keramik (Aluminiumoxid/AlN) | Keramiksubstrat mit hoher Wärmeleitfähigkeit | Leistungselektronik und Sensoren mit kompakter Wärmeabfuhr |
| Rogers/RF-Substrat | Laminat mit geringen dielektrischen Verlusten | Mikrowellen-, Millimeterwellen- und HF-Frontend-Designs |
Was ist der Unterschied zwischen Leiterplattenfertigung und Leiterplattenbestückung?
Bei der Leiterplattenfertigung wird die physische Leiterplatte hergestellt. Die Leiterplattenbestückung ist der anschließende Prozess, bei dem Bauteile auf der Leiterplatte platziert und verlötet werden. In unserem umfassenden Leitfaden zur Leiterplattenbestückung erfahren Sie mehr über THT- und SMT-Verfahren, die Abnahmekriterien nach IPC-A-610 und die Auswahl eines Bestückungsdienstleisters.
Der Leiterplattenfertigungsprozess Schritt für Schritt
Die Fertigung einer unbestückten Leiterplatte ist ein linearer Prozess mit rund zehn Schritten – von den Designdaten bis zur vollständig geprüften, funktionsfähigen Nutzenplatte. Die Anzahl der Schritte ändert sich selten, doch was in jedem einzelnen schiefgehen kann, unterscheidet einen zuverlässigen von einem problematischen Leiterplattenhersteller. Auch die Übergabe ist weitgehend standardisiert und umfasst das branchenübliche Datenpaket: Gerber- (oder ODB++)-Daten sowie Excellon-Bohrdaten, eine Pick-and-Place-Datei, Teilenummern, Bestückungszeichnungen und eine Stückliste. Unmittelbar nach Eingang prüft ein CAM-Ingenieur diese Dateien mit einer Designregelprüfung (DRC) – noch bevor ein physischer Fertigungsschritt im Prozess der Leiterplattenherstellung beginnt. Viele Leiterplattenhersteller bieten außerdem einen Online-Gerber-Viewer an. Damit können Sie Ihr Leiterplattenlayout vor der Auftragserteilung visuell prüfen und fehlende Testpunkte oder unvollständige Bohrdaten erkennen, bevor die Daten in die Fertigung gelangen.
Einige detaillierte Prozesse wiederholen sich innerhalb der zehn Schritte der Fertigung unbestückter Leiterplatten mehrfach. Nach jedem Ätzzyklus wird überschüssiges Kupfer entfernt; ein Ätzresist schützt dabei die verbleibenden Leiterbahnen. Anschließend härtet UV-Licht den Fotolack entlang des jeweiligen Musters aus. Zum Schluss fräst die CNC-Anlage die fertige Nutzenplatte in einzelne Leiterplatten, sodass aus dem Rohling ein fertiges Produkt wird. Den Lagenaufbau vor der Serienfertigung anzupassen, sorgt für einen deutlich effizienteren Entwicklungsprozess als eine Änderung im Nachhinein. Der Übergang vom Prototyp zur Serienfertigung gelingt am besten, wenn sich der Fertigungsablauf dazwischen nicht ändert.
| Schritt | Was geschieht | Was schiefgehen kann |
|---|---|---|
| 1. CAM- und DFM-Analyse | Gerber-, Stücklisten- und Bohrdaten werden anhand der Designregeln geprüft, bevor die Fertigung einer Nutzenplatte beginnt. | Fehlende Lagen, zu kleiner Restring oder Konflikte mit den Designregeln – häufigster Grund für verzögerte Angebote. |
| 2. Belichtung und Ätzen der Innenlagen | Das kupferkaschierte Laminat wird belichtet und unerwünschtes Kupfer chemisch weggeätzt. Übrig bleibt das Leiterbahnmuster. | Unter- oder Überätzen verändert die Leiterbahnbreite und bringt sie außerhalb der Toleranz. |
| 3. Verpressung | Die Innenlagen werden mit Prepreg unter Hitze und Druck zu einem Multilayer-Lagenaufbau verpresst. | Zu dicht angeordnete Vias mit zu wenig Dielektrikum dazwischen können die Verpressung physisch unmöglich machen. |
| 4. Mechanisches Bohren und Laserbohren | CNC-Bohrmaschinen setzen Durchkontaktierungen; UV- und CO2-Laser bohren Mikro-Vias für HDI-Aufbauten. Vor der Galvanisierung werden die Bohrungen anhand des zulässigen Aspektverhältnisses des Designs geprüft. | Abweichungen beim Bohren oder ein falsches Aspektverhältnis beeinträchtigen die Zuverlässigkeit der Galvanisierung an den Bohrungswänden. |
| 5. Kupfergalvanisierung | Durch chemische und anschließende galvanische Beschichtung wird Kupfer auf den Bohrungswänden abgeschieden, um elektrische Verbindungen zwischen den Lagen herzustellen. | Zu dünne oder lückenhafte Galvanisierung in der Bohrung – genau solche Fehler soll die Prüfung nach Klasse 3 erkennen. |
| 6. Belichtung und Ätzen der Außenlagen | Die äußeren Kupferlagen werden belichtet und bis zum endgültigen Leiterbahnmuster geätzt. | Wie in Schritt 2 besteht das Risiko des Unter- oder Überätzens, diesmal auf den sichtbaren Außenlagen. |
| 7. Lötstopplack und Bestückungsdruck | Der Lötstopplack schützt das Kupfer vor Oxidation und Kurzschlüssen. Ein Tintenstrahldrucker bringt den Bestückungsdruck mit Referenzkennzeichen und Logos auf. | Bei fehlerhafter Ausrichtung bleibt Kupfer ungeschützt, das abgedeckt sein sollte, oder ein Lötpad wird bedeckt, das frei bleiben sollte. |
| 8. Oberflächenfinish | Bleifreies HASL, ENIG, OSP oder chemisch Zinn beziehungsweise Silber wird aufgebracht, damit das freiliegende Kupfer bis zur Bestückung lötbar bleibt. | Unpassendes Oberflächenfinish für die Anforderungen an Rastermaß oder Lagerfähigkeit. |
| 9. Konturfräsen und Ritzen | Einzelne Leiterplatten werden aus der Nutzenplatte herausgefräst oder durch V-Ritzen getrennt. | Eine ineffiziente Belegung der Nutzenplatte ist ein erheblicher, vermeidbarer Kostentreiber (siehe unten). |
| 10. Elektrische Prüfung | Flying-Probe-Test oder Nadelbettprüfung (ICT) überprüfen die Netzverbindungen, bevor die unbestückte Leiterplatte ausgeliefert wird. | Wird dieser Schritt ausgelassen, ist die unbestückte Leiterplatte ein Glücksspiel (siehe unten). |
Liste der Fertigungsschritte für unbestückte Leiterplatten (Reihenfolge nach CAM-/DFM-Referenzen und IPC-Produktionsdokumentation; die genaue Anzahl variiert je nach Leiterplattenhersteller und Komplexität).
Substrat- und Materialarten für Leiterplatten
Die Auswahl des Substrats für eine Leiterplatte ist zunächst eine Frage der elektrischen Eigenschaften und des Wärmemanagements – erst danach zählt der Preis. Ein LED-Treiber auf einem Standardsubstrat aus FR-4 überhitzt wahrscheinlich und fällt vorzeitig aus. Ein HF-Frontend aus dem falschen Material weist unerwünschte Frequenzdrift auf. Sechs große Substratfamilien decken die meisten Anforderungen an Leiterplattendesigns ab; jede ist auf bestimmte Herausforderungen ausgelegt. Der eigene Qualitätssicherungsstandard der NASA für die Beschaffung von Leiterplatten behandelt die Materialspezifikation genau deshalb als vorrangiges Abnahmekriterium und nicht als nachträgliche Überlegung.
Der Eignungstest für sechs Substratarten
- FR-4 – die kostengünstige Standardlösung für allgemeine Anwendungen. Geeignet für die meisten Steuerungs-, IoT- und Verbraucher-Leiterplatten mit üblichen Anforderungen an Wärme- und HF-Eigenschaften.
- Aluminium-/Metallkern-Leiterplatte (MCPCB) – die preiswerteste Lösung, wenn die Wärmeabfuhr im Vordergrund steht. Ihre Wärmeleitfähigkeit von 1,0-5,0 W/mK liegt deutlich über dem FR-4-Referenzwert von etwa 0,3 W/mK (durch die Ebene) – je nach Ausführung um ein Mehrfaches und am oberen Ende bis zu einer Größenordnung höher. Vor allem für LED-Beleuchtung und Leistungselektronik.
- Keramik (Aluminiumoxid/AlN) – die bevorzugte Wahl, wenn hohe Wärmeleitfähigkeit und gute HF-Eigenschaften auf kompaktem Raum benötigt werden, etwa für Leistungselektronik oder Sensoren. Die tatsächlichen Kosten können deutlich über denen anderer Substratarten liegen.
- Rogers-/HF-Substrat – ideal, wenn geringe dielektrische Verluste bei Mikrowellen- und Millimeterwellenfrequenzen entscheidend sind. Im Vergleich zu FR-4 oder Aluminium ist es deutlich teurer.
- Dickkupfer (bis 8 oz) – geeignet, wenn eine hohe Stromtragfähigkeit erforderlich ist. Es kommt häufig in Stromverteilungsplatinen und Elektronik für Fahrzeuge zum Einsatz. Beachten Sie, dass sich die Designregeln mit steigendem Kupfergewicht voraussichtlich ausweiten (mehr dazu weiter unten unter „Fertigungsmöglichkeiten und Designregeln“).
- Flexible Leiterplatten und Starrflex-Leiterplatten aus Polyimid – die richtige Wahl, wenn eine flexible oder biegsame Leiterplatte benötigt wird. Ideal für beengte, nicht planare Gehäuse oder wenn sich die Leiterplatte während der Montage biegen muss.
Bei den meisten modernen Substrat- und Oberflächenfinish-Optionen wird standardmäßig von einer RoHS-konformen, bleifreien Verarbeitung ausgegangen. Dünne Kupferfolien lassen sich besser durch dichte HDI-Lagenaufbauten führen. Diese Frage zur Fertigungsgerechtigkeit sollten Sie mit Ihren Leiterplattendesignern klären, bevor der Lagenaufbau endgültig festgelegt ist.
Auch die Nachfrage in diesem Bereich bleibt nicht konstant. Allein für flexible Leiterplatten aus Polyimid wird erwartet, dass der Markt von ungefähr $28.4B (2025) auf $31.1B (2026) wächst – bei einer durchschnittlichen jährlichen Wachstumsrate (CAGR) von 9,5 %. Damit wächst er deutlich schneller als der Gesamtmarkt für Leiterplattenfertigung, vor allem aufgrund der zunehmenden Verbreitung von Elektrofahrzeugen. Flexible Leiterplatten passen in die kompakten, unregelmäßigen Bereiche von Akkupacks und Motorsteuerungen, die starre Leiterplatten nicht erreichen.
Fertigungsmöglichkeiten und Designregeln
Bei der Prüfung von Leiterplattendesigns gegen die vom Leiterplattenhersteller angegebenen Grenzwerte sind Mindest-Leiterbahnbreite und Restring die wichtigsten Kriterien. Diese Grenzwerte sind in IPC-2221 festgelegt, der allgemeinen Norm für Leiterplattendesign. Das Dokument ist unabhängig von den Qualifizierungs- und Leistungsanforderungen, die im nächsten Abschnitt zu Qualitätsnormen behandelt werden – eine wichtige Unterscheidung, die häufig übersehen wird. Bei PCBark ist die Mindest-Leiterbahnbreite beziehungsweise der Mindest-Leiterbahnabstand in der DFM-Analyse standardmäßig auf 4 mil (0,10mm) festgelegt. Bei anspruchsvolleren Aufbauten, etwa HDI-Klassen mit Bauteilen feiner Rasterung, sinkt der Wert auf 3 mil (0,076mm). Das ist eine bei vielen Leiterplattenherstellern übliche Staffelung, die allerdings nur wenige auf ihrer Website ausweisen.
| Parameter | Typischer Bereich | Warum das wichtig ist |
|---|---|---|
| Lagenzahl | 1–42 Lagen | Eine höhere Lagenzahl ermöglicht HDI-Backplanes und HF-Lagenaufbauten. Die meisten Leiterplattenhersteller begrenzen sie deutlich unter 42. |
| Mindest-Leiterbahnbreite/-abstand | 3–4 mil (0,076–0,10mm), auf Anfrage geringer | Für die Fan-out-Leiterbahnführung von Fine-Pitch-BGAs wird der kleinere Wert dieses Bereichs benötigt. |
| Mindest-Restring | 0,05mm (2 mil), IPC-6012 Klasse 2 als Grundlage | Ein zu kleiner Restring gehört zu den häufigsten Gründen für eine DFM-Ablehnung (siehe unten). |
| Kupfergewicht | 0,5–8 oz | Mit schwererem Kupfer sind proportional breitere Leiterbahnen und größere Mindestbohrungen erforderlich. |
| Impedanzkontrolle | ±10 %, je nach Lagenaufbau auch enger | Wird beim Angebot anhand Ihres Lagenaufbaus festgelegt und ist keine allgemein gültige Festgröße. |
📐 Technischer Hinweis
Mehr als 30 % der Gerber-Datenpakete, die eine etablierte Gruppe für die Leiterplattenbeschaffung erhält, enthalten Designfehler, uneindeutige Angaben oder Widersprüche zwischen den Daten und der angegebenen Spezifikation. Ein dokumentierter Fall: Eine 10-lagige Leiterplatte mit 0,075mm Mikro-Vias und Paaren aus Blind- und Buried-Vias verursachte eine Verzögerung von sechs Wochen, weil der ausgewählte Leiterplattenhersteller die Toleranz nicht einhalten konnte. Eine Neuentwicklung mit standardmäßig gestapelten Vias und Bohrungsgrößen von 0,1mm senkte die Kosten in diesem anschaulichen Fall schätzungsweise um 15 % und ermöglichte die Wiederaufnahme der Produktion innerhalb von zehn Tagen. Die eigentliche Lehre daraus: Prüfen Sie den tatsächlichen Fähigkeitsindex eines Leiterplattenherstellers, bevor Sie sich auf einen Lagenaufbau festlegen – nicht „Vermeiden Sie Mikro-Vias“.
„Wir prüfen jedes eingehende Design vor der Angebotserstellung anhand desselben Fähigkeitsindex: Lagenzahl, Aspektverhältnis, Kupfergewicht und Impedanz. Liegt eine Leiterplatte am Rand unseres Fertigungsbereichs, erfährt der Käufer das bereits bei der DFM-Analyse – nicht erst, nachdem die Nutzenplatten geätzt wurden.“
CAM-Engineering-Team von PCBark
Ein verbreiteter Irrtum: Eine Leiterplatte wird nicht automatisch komplexer oder teurer, wenn sie mehr Lagen hat. Eine Untersuchung eines registrierten Leiterplattendesign-Ingenieurs ergab, dass einige Hersteller in China vergleichbare Preise für 2-lagige und 4-lagige Leiterplatten anbieten. Eine längere Fertigungszeit kann bei einer 4-lagigen Leiterplatte gegenüber einer ähnlichen 2-lagigen Leiterplatte möglicherweise sogar zu geringeren Kosten führen. Paradoxerweise lässt sich eine 4-lagige Leiterplatte meist einfacher routen als eine 2-lagige, weil eigene Versorgungslagen für Strom und Masse Störungen in der Signalleiterbahnführung vermeiden.
Qualitätsnormen entschlüsselt: IPC-Klasse 2 oder Klasse 3
Die höchste IPC-Klasse zu wählen, bedeutet nicht zwangsläufig, die sicherste Option zu wählen. In den meisten Fällen bietet die kostengünstige Klasse 2 eine vergleichbare funktionale Zuverlässigkeit. In der Branche gilt die Fertigung nach Klasse 3 ohne besonderen Grund – etwa bei einem missionskritischen System oder einer Anwendung unter extremen Umgebungsbedingungen – allgemein als „unnötig und überdimensioniert“.
| Kriterium | Klasse 2 (Dauerbetrieb) | Klasse 3 (hohe Zuverlässigkeit) |
|---|---|---|
| Innenlagen-Restring | Weniger streng (Durchbrüche zulässig) | ≥ 1 mil, nahezu perfekte Ausrichtung erforderlich |
| Außenlagen-Restring | Weniger streng | ≥ 2 mil |
| Hohlräume in galvanisierten Bohrungen | 1 Hohlraum pro 20 Bohrungen zulässig (5 %) | Keine Hohlräume zulässig |
| Kupferdicke der Galvanisierung | Nennmaß: 0.8 mil | mindestens 1.0 mil / 25µm |
| Kupferdickentoleranz | 0,8–1,2 oz/ft² bei 1oz nominal (~28–42µm) | 0,9–1,1 oz/ft² (~31,5–38,5µm) |
Die IPC-Klasse wird zu Beginn festgelegt und bleibt während des gesamten Produktionsprozesses unverändert. Nach der Fertigung lässt sie sich nicht mehr ändern. Ein Produkt der Klasse 3 kann nicht auf einer unbestückten Leiterplatte der Klasse 2 aufgebaut werden. Daher muss die gewählte Klasse bereits in der ursprünglichen Bestellung angegeben werden.
Ist Leiterplattenfertigung schwierig?
Eine einfache 2-lagige FR-4-Leiterplatte nach Klasse 2 ist eine Standardaufgabe, die praktisch jeder kompetente Leiterplattenhersteller bewältigen kann. Deutlich komplizierter wird es, wenn sich mehrere möglicherweise widersprüchliche Anforderungen häufen, etwa Mikro-Vias, Dickkupfer und präzise kontrollierte Impedanz in Verbindung mit der Ausführungsqualität der Klasse 3. Dafür sind echte Prozesskontrollen nötig, die über die übliche Werkstattausrüstung hinausgehen. Die Schwierigkeit hängt davon ab, wie viele Einschränkungen für eine Leiterplatte zusammenkommen – nicht von der Leiterplattenfertigung an sich.
Prüfung und Tests: So werden Fehler an unbestückten Leiterplatten erkannt
Das Problem: Kein einzelnes Prüfverfahren für unbestückte Leiterplatten erkennt alle Fehler. Eine komplexe Leiterplatte mit hoher Lagenzahl erfordert mehr als eine kurze Sichtprüfung. Der Prüfumfang eines Leiterplattenherstellers sollte der Komplexität und Qualitätsklasse der jeweiligen Leiterplatte entsprechen.
| Verfahren | Erkannte Fehler | Einsatzbereich |
|---|---|---|
| AOI (automatisierte optische Inspektion) | Sichtbare Fehler im Kupfer, Ausrichtung, fehlende Merkmale | Jede Nutzenplatte, jede Lage |
| Röntgenprüfung (AXI) | Fehlausrichtung von Innenlagen, unter der AOI nicht sichtbare Fehler | Leiterplatten mit hoher Lagenzahl sowie Blind- und Buried-Vias |
| Flying-Probe-Test | Netzverbindungen (Unterbrechungen und Kurzschlüsse), keine Prüfvorrichtung erforderlich | Prototypen und Kleinserien |
| ICT (Nadelbettprüfung) | Schnelle Prüfung der Netzverbindungen; bei größeren Stückzahlen verteilen sich die Kosten für die Prüfvorrichtung auf mehr Einheiten. | Serienfertigung mit größeren Stückzahlen |
| Zerstörende Querschliffprüfung | Tatsächliche Qualität und Dicke der Galvanisierung im Inneren der Bohrung | Regelmäßige Stichproben zur Prozessqualifizierung, nicht an jeder Leiterplatte |
Zusätzlich zu den oben aufgeführten Prüfungen sollte ein funktionaler Prüfumfang auch einen Impedanzcoupon umfassen. Er wird am Rand jeder Nutzenplatte mitgeätzt, damit sich die tatsächliche Impedanz mit dem Sollwert vergleichen lässt. Außerdem sind regelmäßige Stichproben sinnvoll, bei denen kleine Bereiche einer Leiterplatte herausgetrennt und nach der Galvanisierung direkt untersucht werden. Die Galvanisierung im Inneren eines Vias umfasst mehrere Prozessschritte. Fehler dabei können Hohlräume in der Via-Wand verursachen, die bei einer Sichtprüfung unentdeckt bleiben und erst Monate später Probleme bereiten – nachdem die Leiterplatte mehrere Wärmezyklen durchlaufen hat. Die eigenen IPC-Normen für automatisierte Prüfverfahren dienen genau dazu, solche latenten Fehler mit verzögertem Auftreten zu erkennen, bevor sie im Einsatz zu Ausfällen führen.
Zertifizierungen und Konformität: Was Sie vor der Bestellung prüfen sollten
Wichtig ist zu wissen, dass die Logos auf der Website des Leiterplattenherstellers lediglich belegen, dass dieser irgendwann einmal zertifiziert war – Zertifikatsregistrierungen laufen ab und müssen nach einer bestimmten Zeit erneuert werden; gültig sind sie jeweils nur bis zur nächsten Prüfung. Eine hochwertige Leiterplattenfertigung setzt mehr voraus als Zertifikate wie ISO 9001 und IATF 16949.
⚠️ Wichtig
Zwei Aspekte der Konformität fehlen fast immer auf der Checkliste von Einkäufern. In den USA fällt die Leiterplattenfertigung unter EPA 40 CFR Part 413 Subpart H – die Vorschriften zur Vorbehandlung und zu Grenzwerten für die Abwassereinleitung. Sie beschränken den Gehalt von Metallen wie Zyanid, Kupfer, Nickel, Chrom, Zink, Blei und Cadmium bei jeder Einleitung in eine öffentliche Kläranlage.
Ebenfalls relevant: UL 796 (Sicherheit von Leiterplatten) ist eine eigenständige Sicherheitsnorm für das Endprodukt und geht über die Entflammbarkeitsklassifizierung UL 94V-0 hinaus; UL 796 regelt den Aufbau und die Leistungsfähigkeit der fertigen Leiterplatte, nicht nur die verwendeten Rohstoffe.
Die gebotene Sorgfalt lässt sich auf eine kurze Liste bringen: Fordern Sie (1) eine aktuelle PDF-Kopie des Konformitätszertifikats (COC) des Leiterplattenherstellers an – nicht nur das Logo; (2) fragen Sie, nach welcher IPC-Klasse das Unternehmen fertigen und prüfen darf und welche Qualifizierungsstufen die Prüfkräfte haben; und (3) bitten Sie um eine Live-Rückverfolgung zu einem früheren Fertigungslos. Kann einer dieser Nachweise nicht erbracht werden, ist das ein wichtiges Warnsignal. Auch die Integrität der Beschaffung sollte berücksichtigt werden. Dazu gehört, dass alle Bauteile und Materialien im eigenen Haus auf Lager gehalten werden und eine Richtlinie gilt, nach der Änderungen nur mit Zustimmung des Kunden vorgenommen werden dürfen. So lässt sich ein unbemerkter Austausch von Bauteilen verhindern – ein Thema, das NIST unabhängig von der Verarbeitungsqualität betrachtet.
Beschaffung zu China-Kosten: Was die Gesamtkosten tatsächlich bestimmt
Ein angebotener Stückpreis entspricht nicht den Gesamtkosten bis zum Bestimmungsort. Werden beide gleichgesetzt, folgt meist das Bedauern über die „billige Leiterplatte“ – unabhängig davon, ob Sie einen einzelnen Prototyp bei einem Leiterplattenhersteller mit kurzer Vorlaufzeit oder eine Produktionsserie von 5.000 Stück bestellen. Heute bieten die meisten Leiterplattenhersteller irgendeine Art von Sofortangebot für einfache Leiterplattendesigns an. Doch wie zuverlässig ein automatisiertes Angebot ist, hängt allein von den zugrunde liegenden Fertigungsdaten ab.
Die Realität der Gesamtkosten bis zum Bestimmungsort
Nehmen wir eine 4-lagige starre Leiterplatte, angeboten für $2.00/Stück FOB China bei einer Serie von 5.000 Stück – ein Posten über $10.000. Werden darauf die bestätigten 25 % Section 301-Zölle auf HTS 8534 (unbestückte Leiterplatten) erhoben, belaufen sich allein die Zölle auf $2.500 – ohne Fracht, Zollabfertigung oder die Kosten für eine Nacharbeit infolge eines Qualitätsproblems. Damit liegen sie bereits rund 25 % über dem FOB-Stückpreis. Zudem können weitere im vergangenen Jahr eingeführte Zölle diesen Betrag für bestimmte Leiterplattentypen noch erhöhen (HDI-, flexible und Multilayer-Leiterplatten werden anders eingestuft als einfache starre Leiterplatten mit 2-4 Lagen). Fragen Sie deshalb Ihren Zollagenten nach dem genauen Satz für Ihre spezifische HTS-Unterposition, statt pauschal von 25 % auszugehen.
Zölle sind nicht der einzige nicht im Angebot enthaltene Posten, der eine „billige“ Leiterplatte teuer machen kann. Ein in der Branche genannter Durchschnittswert von $28.500 sowie durchschnittlich etwa 2.9 Leiterplattenrevisionen mit jeweils 16 Tagen können bei einer mittelgroßen Serie beispielsweise die gesamten Zollkosten leicht übersteigen. Beschaffungsentscheidungen werden tatsächlich anhand des Unterschieds zwischen Angebotspreis und tatsächlichen Kosten getroffen – und bereut.
Auch die verbreitete Annahme, dass eine Beschaffung im Ausland grundsätzlich günstiger ist, sollte sorgfältig geprüft werden. Werden sämtliche Kosten berücksichtigt – zusätzlicher Lagerbestand wegen längerer Vorlaufzeiten im Ausland, erneute Beschaffung, wenn eine Leiterplatte knapp außerhalb der Spezifikation liegt, sowie das Risiko gefälschter Bauteile in nicht kontrollierten ausländischen Lieferketten –, können vermeintliche Einsparungen pro Stück durch diese Kosten aufgezehrt oder sogar ins Gegenteil verkehrt werden. Das bedeutet nicht, dass eine Beschaffung im Ausland der falsche Weg ist. Es bedeutet lediglich, dass die Gesamtkosten bis zum Bestimmungsort und nicht der angebotene Stückpreis für jede Beschaffungsentscheidung ausschlaggebend sein müssen.
Ausblick auf 2026: Was sich in der Leiterplattenfertigung tatsächlich ändert
Der Leiterplattenmarkt wächst nicht nur, sondern entwickelt sich in einzelnen Segmenten unterschiedlich schnell – darin liegt die Geschichte für 2026, nicht in der Größe des Gesamtmarkts. Die Nachfrage nach HDI-Leiterplatten wächst Schätzungen zufolge mit einer durchschnittlichen jährlichen Wachstumsrate (CAGR) von 8,3-8,5 %, während der gesamte Leiterplattenmarkt auf 4,8-5,7 % kommt (beide Werte sind Näherungen, da sie je nach Marktstudie variieren). Dieser Abstand deutet darauf hin, dass bestimmte Nachfragesegmente das Wachstum in Richtung hochwertiger Produkte mit hoher Packungsdichte lenken, statt alle Bereiche gleichmäßig wachsen zu lassen.
Dieser Nachfrageimpuls hat einen Namen: Betreiber von Hyperscale-Rechenzentren kauften 2025 mehr als 3,5 Millionen KI-Beschleuniger. Mordor Intelligence zufolge entspricht das einem Anstieg gegenüber dem Vorjahr von rund 180 %. Jede neue GPU-Karte benötigt 32-lagige Leiterplatten mit impedanzkontrollierten Differenzialpaaren und Leiterbahnbreiten beziehungsweise -abständen unter 10µm. Co-Packaged Optics (CPO) erreichten 2025 die Serienauslieferung. Dadurch verringerte sich die Fläche von Switch-Motherboards um rund 30 %, während IC-Substrate mit einer Via-Dichte von mehr als 10.000 pro cm² erforderlich wurden – das ist ein Technologiewandel, keine Prognose. Noch weiter in die Zukunft weist der bereits laufende Wechsel zu Substraten mit Glaskern: Ein unabhängiger Branchenbericht von SEMI/Global Net Corp (May 2026) prognostiziert eine erste Produktion um 2028 und ein CAGR von 67,2 % von 2028 bis 2040. Künstliche Intelligenz und Hochleistungsrechnen treiben die Nachfrage nach größeren, fortschrittlicheren Gehäusen an; zu den konkreten bereits laufenden Schritten gehört die Partnerschaft zwischen Ibiden und Corning im October 2025. Das signalisiert den nächsten großen Materialwandel, der über die Grenzen heutiger organischer Substrate hinausgeht.
Auch die Normen werden an diese Anforderungen angepasst. Die Normen der Global Electronics Association (ehemals IPC) wurden ebenfalls weiterentwickelt, um den Herausforderungen gerecht zu werden. Dazu gehört eine Reihe von 2026 speziell auf diesen Trend ausgerichteten Normen: IPC-6921 für organische IC-Substrate sowie IPC-9711/9712/9716A für automatisierte Prüfverfahren, darunter IPC-9712, das speziell für IC-Substrate entwickelt wurde. Außerdem sollen flüssigkeitsgekühlte Leiterplatten für KI-Server die Qualifizierung nach IPC-6012 Klasse 3L erreichen. Diese erfüllen derzeit nur einige der etabliertesten Tier-1-Hersteller, da die erforderlichen Schritte für Schutzbeschichtung und Underfill bei Flüssigkeitstauchkühlung die Vorlaufzeit um zwei bis drei Wochen verlängern. Ein weiterer unabhängiger Nachfrageimpuls für dasselbe HDI-/Multilayer-Segment kommt aus der EV- und 5G-Infrastruktur: Sie ist auf Leiterplatten mit hoher Packungsdichte und Zuverlässigkeit angewiesen, etwa für Basisstationen, EV-Steuergeräte und ADAS-Sensorbaugruppen. Das weist auf einen grundlegenden branchenweiten Nachfragewandel hin, nicht auf einen einmaligen Effekt.
Neben der steigenden Nachfrage hält die Automatisierung zunehmend auch in der Leiterplattenfertigung selbst Einzug. Werkzeuge zur Layout-Automatisierung verkürzen die Entwicklungszyklen in der frühen Phase. In der Fertigungshalle verringern automatisierte Qualitätsverfolgung und KI-gestützte Prüfungen die Zahl falscher Alarme, ohne die kurzen Durchlaufzeiten im Expressfertigungssegment zu beeinträchtigen – das ist die Produktionsseite des Jahres 2026.
Häufig gestellte Fragen
F: Was bedeutet Leiterplattenfertigung?
Bei der Leiterplattenfertigung wird aus kupferkaschiertem Laminat durch Ätzen, Bohren und Galvanisieren eine unbestückte Leiterplatte hergestellt, bevor Bauteile auf der fertigen Nutzenplatte montiert werden.
Im Wesentlichen umfasst die Leiterplattenfertigung das Belichten und Ätzen der Kupferleiterbahnen, das Bohren und Galvanisieren der Vias sowie das Aufbringen von Lötstoppmaske und Bestückungsdruck. In etwa 10 Arbeitsschritten wird aus einer Designdatei eine fertige, geprüfte Nutzenplatte. Anschließend können Bauteile in einem getrennten Prozess, der Leiterplattenbestückung (PCBA), montiert werden. Diese erfolgt häufig auf einer separaten Fertigungslinie und manchmal durch ein anderes Unternehmen. Kunden, die eine zentrale Ansprechstelle wünschen, bevorzugen daher möglicherweise einen Leiterplattenhersteller, der auch die Bestückung anbietet.
F: Ist die Leiterplattenfertigung schwierig?
Zur Routine gehört eine einfache 2-lagige FR-4-Leiterplatte nach Klasse 2. Der Schwierigkeitsgrad steigt schnell, wenn HDI, Dickkupfer, enge Impedanztoleranzen und Abnahmekriterien der Klasse 3 zusammenkommen.
Der Schwierigkeitsgrad nimmt mit der Zahl anspruchsvoller Designparameter auf einer Leiterplatte zu. Die Herausforderung richtet sich nach der Komplexität des jeweiligen Designs und ist keine allgemeine Schwierigkeit der Leiterplattenfertigungsbranche. Am einfachsten lässt sich anhand der veröffentlichten Fertigungsmöglichkeiten des Lieferanten (siehe oben) erkennen, ob eine bestimmte Kombination für ihn Routine oder eine Herausforderung ist.
F: Wer ist der größte Leiterplattenhersteller der Welt?
Die Ranglisten unterscheiden sich je nach Umsatzberechnung, danach, ob Umsätze aus der Bestückung neben denen aus der Leiterplattenfertigung gezählt werden, und von Jahr zu Jahr. Jede einzelne Behauptung, ein Unternehmen sei der „größte Hersteller“, sollten Sie als Momentaufnahme und nicht als unveränderliche Tatsache betrachten.
Der Großteil der weltweiten Leiterplattenfertigung entfällt auf einige sehr große asiatische Unternehmen. Bei veröffentlichten Ranglisten der „größten“ Unternehmen hängt das Ergebnis jedoch davon ab, ob nur Umsätze aus der Leiterplattenfertigung oder auch aus der Bestückung gezählt werden, in welcher Währung berichtet wird und für welches Jahr. Ein Unternehmen, das in diesem Quartal auf Platz #1 steht, kann im nächsten Quartal aufgrund geringfügiger Änderungen bei der Umsatzberechnung oder Wechselkursen einiger Währungen auf Platz #3 liegen. Solche Schwankungen in Ranglisten sind für die Beschaffung jedoch kaum relevant. Entscheidend ist, ob ein Leiterplattenhersteller über einen soliden DFM-Prozess und eine konsequente DFM-Praxis, nachweislich gültige Zertifikate und vor allem eine aussagekräftige, veröffentlichte Übersicht seiner Fertigungsmöglichkeiten verfügt. In Ranglisten nach dem Motto „Wer steht auf Platz #1?“ finden Sie diese Angaben nicht.
F: Welche Dateien benötige ich für ein Angebot zur Leiterplattenfertigung?
Gerber- (oder ODB++)-Dateien, eine Bohrdatei sowie Angaben zu Lagenzahl, Dicke und Oberflächenfinish sind das Minimum. Eine Zeichnung des Lagenaufbaus beschleunigt die DFM-Analyse.
Für die Fertigung unbestückter Leiterplatten – im Gegensatz zur vollständigen Bestückung – benötigen Sie weder eine Stückliste (BOM) noch eine Schwerpunktdatei; diese werden erst bei der Bestückung der Bauteile relevant. Wenn Ihnen keine Zeichnung des Lagenaufbaus vorliegt, sollte ein Leiterplattenhersteller, der tatsächlich DFM-Analysen anbietet, mit Ihnen gemeinsam eine erstellen, statt lediglich zu raten.
F: Wie lange dauert die Leiterplattenfertigung?
Die Vorlaufzeit für unbestückte Leiterplatten hängt stark von der Lagenzahl, der Fertigungsklasse und der aktuellen Auslastung des Werks ab. Lassen Sie sich die angebotene Vorlaufzeit immer für Ihren spezifischen Lagenaufbau bestätigen, statt sich auf ein allgemeines Versprechen auf der Website zu verlassen.
Leiterplatten mit vielen Lagen und Leiterplatten der Klasse 3 erfordern mehr Fertigungsschritte und Prüfungen. Daher ist ihre Vorlaufzeit naturgemäß länger als die von Standardleiterplatten mit 2-4 Lagen. Fragen Sie immer nach, was in der angegebenen Vorlaufzeit enthalten ist. Eine Angabe, die weder Ihre Position in der Fertigungswarteschlange noch die Komplexität des Aufbaus berücksichtigt, ist kaum eine aussagekräftige Vorlaufzeit.
F: Was ist der Unterschied zwischen Leiterplattenfertigung und Leiterplattenbestückung?
Bei der Fertigung wird die unbestückte Leiterplatte hergestellt. Bei der Bestückung werden anschließend Bauteile darauf montiert und verlötet. Das sind zwei unterschiedliche Fertigungslinien, die mitunter von zwei völlig verschiedenen Unternehmen betrieben werden.
Wenn Sie einen Anbieter für schlüsselfertige Leiterplattenbestückung beauftragen, der sowohl Leiterplattenfertigung als auch Bestückung übernimmt, sollten Sie vor Vertragsabschluss klären, wie ein gemeinsames Qualitätssystem mögliche Abweichungen zwischen Fertigungstoleranzen und Bestückungsflächen ausgleicht. In unserem vollständigen Leitfaden zur Leiterplattenbestückung erfahren Sie mehr über den PCBA-Prozess, die Abnahmekriterien nach IPC-A-610 und die Vor- und Nachteile von schlüsselfertiger und beigestellter Beschaffung.
F: Bedeutet „PCB“ dasselbe wie die verbotene Chemikalie?
Nein, überhaupt nicht. In der Elektronik steht PCB für Leiterplatte. Die verbotene Chemikalie mit demselben aus drei Buchstaben bestehenden Akronym heißt polychloriertes Biphenyl und ist eine völlig andere Industriechemikalie.
Zwei Wörter mit unterschiedlicher Bedeutung, die bei Suchanfragen jedoch häufig gemeinsam vorkommen.
Weiterführende Informationen
- Leiterplattenbestückung: Der vollständige Leitfaden zum PCBA-Prozess – behandelt Dienstleistungen rund um die Leiterplattenbestückung ausführlich, also den Prozessschritt nach der Leiterplattenfertigung.
- Unsere vollständige Seite zu den Fertigungsmöglichkeiten für Leiterplatten – ausführliche Informationen zu unseren Kapazitäten und Prozessen in der Leiterplattenfertigung.
- Unser DFM-Analyseprozess – Beschreibung unserer 8-Punkte-DFM-Prüfung eingehender Designs.
- Prüfmöglichkeiten mit AOI, Röntgenprüfung und Flying Probe.
- Unsere Seite zu Zertifizierungen – Informationen zu unseren Zertifizierungen, darunter ISO 9001, IATF 16949 und Verarbeitungsnormen.
- Fertigungsmöglichkeiten für Multilayer-Leiterplatten
- Fertigungsmöglichkeiten für HDI-Leiterplatten – Informationen zu unseren erweiterten HDI-Fertigungsmöglichkeiten im Zusammenhang mit den prognostizierten Markttrends für 2026.
- Aluminium- und Metallkern-Leiterplatten
- Rogers-Leiterplatten und HF-Substrate
- Dickkupfer-Leiterplatten
- Schlüsselfertige Leiterplattenbestückung
- Anforderungen an Leiterplatten für die Medizintechnik
Über diesen Leitfaden
Dieser Leitfaden stützt sich auf die aktuell verfügbaren Daten und Quellen: IPC-2221, IPC-6012F, IPC-A-600 und IPC-A-610J, veröffentlicht von IPC (Global Electronics Association), eine NASA-Norm für die Beschaffung von Leiterplatten, Vorbehandlungsnormen der US-Umweltschutzbehörde (EPA), aktuelle Leitlinien des Büros des Handelsbeauftragten der Vereinigten Staaten (USTR) zu Zöllen auf Einfuhren aus China gemäß Section 301 des Trade Act of 1974 sowie von der Branche geprüfte Untersuchungen zu Design-for-Manufacturing-Praktiken (DFM) und Markttrends. Soweit möglich, wurden Schätzwerte angegeben, um typische Abweichungen bei den jeweiligen Parametern abzubilden. Die angegebenen Zahlen dienen als Richtwerte; Einzelheiten können je nach Art der Leiterplatte variieren. Erstellt vom Engineering-Team von Shenzhen Linghangda Technology (PCBark).
Referenzen und Quellen
- IPC-6012F-2023, Qualifizierungs- und Leistungsspezifikation für starre Leiterplatten · ANSI
- IPC veröffentlicht „J“-Revisionen zweier führender Normen für die Elektronikbestückung (2024) · IPC / Global Electronics Association (offizielle Veröffentlichung)
- IPC-A-610J (2024), Abnahmekriterien für elektronische Baugruppen · ANSI
- Kürzlich veröffentlichte IPC-Normen und -Dokumente (2026) · Global Electronics Association
- GSFC-STD-8001, Standardanforderungen an die Qualitätssicherung von Leiterplatten · NASA Goddard Space Flight Center
- 40 CFR Part 413 Subpart H, Unterkategorie Leiterplatten · US EPA / eCFR
- USTR verlängert Ausnahmen von den Zöllen auf China gemäß Section 301 · Office of the US Trade Representative
- Markt für Leiterplatten in Rechenzentren und KI-Servern · Mordor Intelligence
- Marktbericht zu HDI-Leiterplatten · Coherent Market Insights
- Bericht zu Markt und Entwicklungstrends für Glass-Core-Substrate · SEMI / Global Net Corp
- DFM-Fallstricke vermeiden · NCAB Group
- US12,063,739 B2, Leiterplatte und ihre Fertigung · USPTO über Google Patents
- UL 796, Sicherheitsnorm für Leiterplatten · Underwriters Laboratories
Das Team hinter diesem Bericht
PCBark fertigt Leiterplatten mit 1 bis 42 Lagen aus sechs Substratfamilien in einem nach ISO 9001 und IATF 16949 zertifizierten Werk. Die Fertigungsdaten, die IPC-Klassentabelle und die Berechnung der Gesamtkosten bis zum Bestimmungsort in diesem Leitfaden entsprechen genau den Referenzwerten, mit denen unsere CAM-Ingenieure jede eingehende Gerber-Datei vor der Angebotserstellung abgleichen. Die Veröffentlichung dieser Angaben folgt derselben Sorgfalt, die wir in der Fertigung anwenden, und ist keine separate Marketingmaßnahme.
