Fertigung von Any-Layer-HDI-Leiterplatten — sequentielle Verpressung und kupfergefüllte Mikrovias

Bei einer Any-Layer-HDI-Leiterplatte dient jede Lage dank kupfergefüllter, gestapelter Mikrovias als Verbindungslage, sodass eine Leiterbahn auf einer beliebigen Lage jede andere Lage erreichen kann. Standard-HDI mit 1+N+1 ergänzt dagegen nur die beiden Außenlagen über einem Kern mit durchgehenden Bohrungen um Mikrovias. Any-Layer hebt diese Grenze der Leiterbahnführung auf und kommt deshalb zum Einsatz, wenn sich die Anschlüsse eines dicht bestückten BGA mit 1+N+1 oder 2+N+2 nicht herausführen lassen.

Die Kosten hängen von der Zahl der sequentiellen Verpressungszyklen ab. Jeder weitere Zyklus erfordert erneut Pressen, Bohren, Galvanisieren und Belichten; deshalb kostet ein Any-Layer-Lagenaufbau mehr als eine Leiterplatte mit nur einem Aufbauzyklus. Branchendaten zufolge ist HDI mit 6 Lagen etwa 30-50 % teurer als eine Leiterplatte mit 4 Lagen. Der Gegenwert ist konkret: Eine kleinere Leiterplatte, weniger Lagen für dieselbe Leiterbahnführung und eine höhere Ausbeute bei der Bestückung gleichen einen Teil des Aufpreises oft aus. Wir richten die Zahl der Zyklen nach Ihrem Design aus, damit Sie nicht für Aufbaulagen bezahlen, die Sie nicht benötigen.

Gestapelte Mikrovias können sich beim Reflow-Löten und bei Temperaturwechseln an der Zielfläche in Z-Richtung ablösen; auf dieses Risiko für Produkte mit hohen Zuverlässigkeitsanforderungen hat IPC hingewiesen. Wir begrenzen es durch kupfergefüllte Durchkontaktierungen, kontrollierte Zykluszahlen, versetzte Übergänge, soweit der Lagenaufbau es zulässt, und den Schutz von Durchkontaktierungen nach IPC-4761. Leiterplatten für die Luft- und Raumfahrt sowie die Medizintechnik werden nach IPC-6012 Klasse 3 gefertigt und geprüft.

Ja. Leistungsfähige Leiterplattenhersteller fertigen anspruchsvolle Any-Layer-Lagenaufbauten wie 3+N+3, die sich im Einsatz bewährt haben; Abnehmer berichten, dass ihre Qualitäts- und Zuverlässigkeitsziele erreicht werden. Entscheidend für die Qualifizierung ist nicht das Land, sondern die Fertigungskompetenz: Fragen Sie nach den möglichen Strukturen, den Grenzen für Mikrovia-Füllung und Aspektverhältnis, der IPC-Klasse und einem Musterbericht zur Rückverfolgbarkeit. In der Praxis liegt das eigentliche Risiko nicht im Standort, sondern in einem nicht belegten Prozess – von einem Leiterplattenhersteller, der weder Daten zur Mikrovia-Füllung noch Prüfprotokolle vorlegen kann, sollten Sie Abstand nehmen, wo auch immer er ansässig ist. Lassen Sie sich vor der Serienbeauftragung einen Prüfcoupon und einen Querschliff zeigen und qualifizieren Sie die Fertigungslinie wie bei jedem anderen Zulieferer für Produkte mit hohen Zuverlässigkeitsanforderungen. PCBark fertigt nach IPC-6012 Klasse 3 und IPC-6016 und bietet vor der Erstellung der Produktionswerkzeuge eine vollständige DFM-Analyse an.

Bei Any-Layer-Aufbauten lässt sich die Lagenzahl erhöhen, weil jede dielektrische Lage eigene Mikrovias trägt. Designs für Mobilgeräte und Anwendungen mit hoher I/O-Zahl haben häufig 8 bis 16 Lagen; für Spezialanwendungen werden auch Aufbauten mit mehr Lagen gefertigt. Die praktische Grenze für Ihr Design bestimmen die Symmetrie des Lagenaufbaus, die Zielwerte für die Impedanz und die zulässige Zahl der Verpressungszyklen; das bestätigen wir während der DFM-Analyse.

Wenn sich die Anschlüsse Ihres dichtesten BGA mit 1+N+1 oder 2+N+2 innerhalb der zulässigen Lagenzahl herausführen lassen, ist dieser Aufbau günstiger, und wir weisen Sie darauf hin. Die Any-Layer-Struktur bietet gegenüber Multilayer-Aufbauten erst dann einen Preisvorteil, wenn die Kapazität für Durchkontaktierungen ausgeschöpft ist, mehrere Bauteile mit geringem Abstand einen kompakteren Aufbau einschränken oder die verfügbare Layoutfläche den Ausschlag gibt. Senden Sie uns den Lagenaufbau und die Bauteile mit dem kleinsten Rastermaß; wir nennen Ihnen den besten Preis für den Aufbau, der die Leiterbahnführung Ihres Designs ermöglicht.

Kupfergefüllte Mikrovias mit 100 Mikrometern haben ein Verhältnis von 0.75 zu 1 zwischen Leiterbahnabstand und Öffnung der Durchkontaktierung; bei anspruchsvollen Aufbauten sind nach IPC-2226 Leiterbahnabstände und Leiterbahnbreiten bis etwa 75 Mikrometer möglich, jeweils abhängig vom verwendeten Material, der Lagenzahl und der Dicke der Kupferfolie. Mit einer DFM-Analyse im Rahmen von „All in One Design“ (ADI) bestimmen wir die erreichbaren Abmessungen für Ihren konkreten Lagenaufbau und Ihre Designvorgaben.

Senden Sie uns Ihre Gerber-Daten oder ODB++-Dateien zusammen mit Ihrem Lagenaufbau mit Angaben zu etwaigen Sollimpedanzen, der vollständigen Stückliste, Ihrer IPC-Klasse (z. B. Klasse 3), den benötigten Stückzahlen und Ihren Wunschterminen für die fertigen Teile. Anschließend prüfen wir Ihren Entwurf mit unseren integrierten DFM-Werkzeugen, schätzen die Anzahl der Fertigungszyklen ab, bewerten die Aufbaumaterialien und erstellen Ihnen ein Angebot mit Vorlaufzeit für Ihre Anwendung.