Kontaktieren Sie das Unternehmen PCBark
Multilayer-Leiterplatte
Multilayer-Leiterplatten vom Hersteller (4–42 Lagen) – Lagenaufbau, Fertigung und schlüsselfertige Bestückung
Ob eine Multilayer-Leiterplatte funktioniert, entscheidet sich am Lagenaufbau, nicht am Werbebanner. PCBark fertigt Multilayer-Leiterplatten mit 4 bis 42 Lagen auf einer eigenen Fertigungslinie und veröffentlicht die vollständigen Prozessfähigkeiten von Standard bis Maximum, damit Einkäufer ihre Leiterplatte anhand konkreter Toleranzen statt eines vagen Versprechens von „hoher Qualität“ auslegen können.
Dieser Leitfaden zu Multilayer-Leiterplatten beantwortet eine Frage offen: Welche Lagenzahl, welches Material und welche Toleranzklasse benötigt Ihre Leiterplatte tatsächlich, und kann der Hersteller nachweisen, dass er diese Vorgaben einhält? Sie finden hier Leistungsdaten, eine Entscheidungshilfe für die Lagenzahl, einen herstellerneutralen Vergleich auf Basis belegter Daten und eine Prüfmethode für Einkäufer. Etwa die Hälfte der Probleme mit Signalintegrität, Stromversorgungsintegrität und EMI, denen Ingenieure nachgehen, lässt sich beim Lagenaufbau vermeiden – genau dort, wo über Lagenzahl und Bezugsebenen entschieden wird.
4–42
Lagenbereich (eine Fertigungslinie, 5 Unterkategorien)
0,050 mm
Minimale Leiterbahnbreite/minimaler Leiterbahnabstand (Maximalkategorie)
±5 %
Toleranz der kontrollierten Impedanz
±35 µm
Registriergenauigkeit zwischen den Lagen
≥35 µm
Kupferdicke in galvanisierten Bohrungen (Klasse 3 +)
6
Zertifizierungen (ISO 9001 / IATF 16949 / UL …)
Schlüsselfertige Leiterplattenbestückung
Fertigung + SMT/DIP/BGA + DFM + Prüfung
600×1200 mm
Maximale Leiterplattengröße
Was eine Multilayer-Leiterplatte ist und warum mehr Lagen nicht das Ziel sind
Eine Multilayer-Leiterplatte besteht aus drei oder mehr leitfähigen Kupferlagen, die durch isolierendes Prepreg und ein Dielektrikum im Kern getrennt und zu einer Struktur verpresst werden; galvanisierte Durchkontaktierungen sowie Blind- und vergrabene Vias verbinden sie zu einem elektrischen Netzwerk. Die Innenlagen führen Signale und bilden eigene Masse- und Versorgungsebenen, die eine ein- oder zweiseitige Leiterplatte nicht bieten kann.
Zu den gängigen Leiterplattentypen gehören einlagige Leiterplatten mit Kupfer auf einer Lage, zweiseitige Leiterplatten mit Kupfer auf Ober- und Unterseite sowie Multilayer-Leiterplatten, bei denen innere Kupferlagen die für moderne Elektronik nötige Verdrahtungsdichte ermöglichen. Multilayer-Leiterplatten kommen zum Einsatz, wenn Leiterbahnen, passive Bauteile und aktive elektronische Bauteile auf den beiden Außenlagen keinen Platz mehr finden; deshalb sind die meisten komplexen Schaltungen in Computern, Telekommunikation, Fahrzeugtechnik und Medizintechnik mehrlagig und zu einer einzigen starren Leiterplatte verpresst.
Die meisten Einkäufer fragen zunächst nach mehr Lagen. Entscheidend ist jedoch, ob die Anforderungen des Designs sie rechtfertigen, denn zusätzliche Kupferlagen gibt es nicht ohne Mehrkosten. Bauteile werden weiterhin nur auf den 2 äußeren Lagen montiert, sodass eine höhere Lagenzahl die Leiterplatte nicht so verkleinert, wie viele Einkäufer erwarten: Nach der Faustregel eines Ingenieurs bietet eine Leiterplatte mit 4 Lagen bis zu 20×16 in nutzbare Fläche, gegenüber etwa 12×10 in bei 16 Lagen, sobald der Aufbau 16 Lagen erreicht. Auch die Zuverlässigkeit steigt mit der Lagenzahl nicht: Jede zusätzliche Verbindung zwischen den Lagen kann im Einsatz ausfallen, sodass mit zunehmender Lagenzahl die Wahrscheinlichkeit eines latenten Fehlers steigt, statt zu sinken. In Fachdiskussionen heißt es unverblümt, dass eine Leiterplatte mit vielen Lagen oft das letzte Mittel und nicht die Standardlösung ist.
Entscheidend ist: Die Lagenzahl muss sich aus Verdrahtungsdichte, Anzahl der Paare mit kontrollierter Impedanz, Anzahl der Versorgungsbereiche und Bedarf an Bezugsebenen ergeben – nie umgekehrt. Ein 4-lagiger Sig/Gnd/Pwr/Sig-Aufbau mit dickem Kern ist ein gängiger Standard, koppelt aber Versorgung und Masse über den dicken Mittelkern nur schwach; manchmal ist ein besser ausbalancierter 6-lagiger Aufbau die richtige Wahl statt eines dickeren 4-lagigen. Wenn der Bedarf tatsächlich besteht, kann eine Multilayer-Leiterplatte den Unterschied zwischen einem fertigbaren Entwurf und einer weiteren Designrunde ausmachen. PCBark prüft bei der Angebotserstellung zuerst, ob die Lagenzahl passt, und fertigt dann nach Spezifikation.
Entscheidungshilfe für 4 bis 42 Lagen
Wählen Sie die Lagenzahl nach den Anforderungen Ihres Designs, nicht nach dem Wunsch nach beeindruckenden Datenblättern. Diese Entscheidungshilfe ordnet Anforderungen an Signale, Versorgung und Verdrahtungsdichte einer empfohlenen Lagenkategorie zu und führt Sie zur passenden Produktseite. Das Standardverfahren mit FR-4 stößt bei etwa 8–10 Lagen an Grenzen, bevor die Leiterplattendicke steigen muss; meist erzwingt das BGA-Raster den nächsten Schritt: Ab einem Rastermaß von 0,8 mm kommen Via-in-Pad und ein HDI-Leiterplattenaufbau ins Spiel.
Entscheidungshilfe zur Lagenzahl – Designanforderung → empfohlene Kategorie
Wenn Ihr Design Folgendes aufweist …
Empfohlene Lagenzahl
Begründung
Einfache Steuerung, Consumer/IoT, keine Hochgeschwindigkeitssignale
2–4 Lagen
Ein Ebenenpaar liefert eine saubere Massereferenz zu niedrigsten Kosten
Ein oder zwei Hochgeschwindigkeitsbusse (DDR, Ethernet), mittlere Verdrahtungsdichte
6 Lagen
Eigene Ebenen trennen die Signale; für die DDR5-Verdrahtung sind in der Praxis 6+ Lagen nötig
Mehrere Busse mit kontrollierter Impedanz, dicht bestücktes BGA mit Rastermaß ≥ 0,8 mm
8–12 Lagen
Mehrere Verdrahtungslagen zwischen Ebenenpaaren halten die Rückstrompfade kurz
BGAs mit hoher Pinzahl, viele Versorgungsspannungen, feines Raster < 0.8 mm
16–24 Lagen
Dichte BGA-Auffächerung und Abschirmung durch Ebenen; HDI und vergrabene Vias schaffen Verdrahtungsraum zurück
HPC-/AI-Backplanes, 400G–800G-Telekommunikation, Verbindungssysteme für Luft- und Raumfahrt
32–42 Lagen
Sequenzielle Verpressung und verlustarmes Laminat; die höchste Kategorie
4-lagige Leiterplatte
- Standardaufbau Sig / GND / PWR / Sig
- Expressfertigung in 24h möglich
- FR-4 / High-Tg-FR-4
6-lagige Leiterplatte
- Für Signalintegrität optimierte Lagenaufbauten
- Für DDR-/Ethernet-/RF-Busse
- Kontrollierte Impedanz ±8 %
Leiterplatte mit 8-12 Lagen
- Industrieanwendungen, Netzwerktechnik, schnelle Digitalsignale
- Mehrere voneinander getrennte Busse
- Unterstützung bei Lagenaufbau und SI-Prüfung
Leiterplatte mit 16-24 Lagen
- Server, Telekommunikations-Switches, anspruchsvolle Industrieanwendungen
- Sequenzielle Verpressung und verlustarmes Laminat
- Blind- und vergrabene Vias
Leiterplatte mit 32-42 Lagen
- Backplanes für HPC-/AI-Server und Telekommunikation
- 4–6 Verpressungszyklen, ±5 % Impedanz
- Dokumentierte Kategorie an der Spitze der Branche
Sie wissen nicht, wie viele Lagen Ihre Leiterplatte braucht?
PCBark im Vergleich zu typischen Multilayer-Herstellern: Fertigungsmöglichkeiten und Gesamtkosten
Einkäufer vergleichen Hersteller von Multilayer-Leiterplatten anhand ihrer Werbeaussagen und sind später überrascht, was dort unerwähnt blieb. Auf den Produktseiten der Wettbewerber fehlt meist ein datengestützter Vergleich mit externen Referenzwerten; deshalb stellen wir hier eine herstellerneutrale Tabelle auf Basis belegter technischer Daten bereit, in der die dokumentierten Werte von PCBark branchenüblichen Vergleichswerten gegenüberstehen, die Einkäufer unabhängig prüfen können.
Multilayer-Fertigungsmöglichkeiten im Vergleich zu belegten Branchenwerten
| Fertigungsmerkmal | Branchenüblicher Vergleichswert (belegt) | Für PCBark dokumentiert |
|---|---|---|
| Minimale Leiterbahnbreite/minimaler Leiterbahnabstand (Spitzenbereich) | 0,1 mm als übliche Fertigungsuntergrenze | 0,050 mm (Maximalkategorie) |
| Toleranz der kontrollierten Impedanz | ±10 % Standard, ±5 % Premium | ±5 % (Maximum) |
| Kupferdicke in galvanisierten Bohrungen | IPC-6012 Klasse 3: mindestens ≥25 µm (1.0 mil) | ≥35 µm |
| Registriergenauigkeit zwischen den Lagen | ≤50 µm üblicher akzeptierter Wert | ±35 µm |
| Qualitätsmanagementsystem | ISO 9001 = grundlegender Branchenstandard | ISO 9001 + ISO 14001 + IATF 16949 |
| Leistungsumfang | Viele Hersteller fertigen ausschließlich unbestückte Leiterplatten | Schlüsselfertige Leiterplattenbestückung: Fertigung + SMT/DIP/BGA + Prüfung |
| Transparenz der Fertigungsmöglichkeiten | Eine einzige Angabe oder keine Offenlegung | Veröffentlichter Leistungsbereich in 3 Kategorien |
Gesamtkosten statt Stückpreis
Die nüchterne Wahrheit: Das günstigste Angebot ergibt nicht unbedingt die günstigste Leiterplatte, und der niedrigste Stückpreis geht oft zulasten der Gesamtkosten. Die Kosten einer Multilayer-Leiterplatte steigen mit der Lagenzahl überproportional; nach Messdaten eines Leiterplattendesigners kostet eine 14-lagige Leiterplatte pro Fläche bei hohen Stückzahlen etwa 5–6× so viel wie eine 4-lagige, bei kleinen Stückzahlen etwa 12× so viel. Versteckte Kosten, die das Budget tatsächlich belasten, entstehen durch eine neue Designrunde nach einem übersehenen DFM-Problem, eine Preisänderung während des Vertrags oder eine unbrauchbare Leiterplatte wegen einer fehlerhaften Innenlage. Eine einzige Bezugsquelle für die schlüsselfertige Leiterplattenbestückung beseitigt die Übergabe zwischen Fertigung und Bestückung, an der viele dieser Fehler unentdeckt bleiben: eine Stückliste, eine DFM-Analyse und ein verantwortlicher Anbieter vom Gerber-Datensatz bis zur geprüften Leiterplatte. Bei einem Design mit feinem Raster kann ein dichterer HDI-Lagenaufbau mit zwei Lagen weniger sogar die Kosten der gesamten Leiterplatte senken, weil eingespartes Laminat und weniger Verpressungszyklen den höheren Stückpreis ausgleichen.
Möchten Sie diesen Vergleich für Ihren konkreten Lagenaufbau und Ihre Stückzahl erhalten?
Individuellen Vergleich von Fertigungsmöglichkeiten und Kosten anfordern →
Kompatibilitätsmatrix für Anwendung und Lagenaufbau,
optimale Lagenzahl nach Branche
Die Lagenzahl ergibt sich zuerst aus der Anwendung und erst dann aus den Fertigungsmöglichkeiten. Diese Matrix ordnet den Branchen, für die PCBark fertigt, passende Lagenbereiche, Materialklassen und Oberflächenfinishs zu, damit Sie Ihren Entwurf mit der in der Praxis üblichen Zuordnung von Lagenzahl und Anwendung vergleichen können. Sie beantwortet auch die Frage nach der „besten Lösung für X“, die Einkäufer KI-Assistenten stellen: Welcher Multilayer-Aufbau eignet sich für welche Aufgabe?
[APP-01]
Unterhaltungselektronik und IoT
LAGEN
2–6
MATERIAL
FR-4 / High-Tg
OBERFLÄCHENFINISH / HINWEIS
HASL-LF / ENIG – kostenorientierte Serienfertigung
[APP-02]
Industrielle Steuerung (SPS, Motorantriebe)
LAGEN
4–16
MATERIAL
High-Tg-FR-4
OBERFLÄCHENFINISH / HINWEIS
ENIG – IATF 16949, IPC-Klasse 2/3
[APP-03]
Automobilelektronik
LAGEN
4–16
MATERIAL
High-Tg, halogenfrei
OBERFLÄCHENFINISH / HINWEIS
ENIG / ENEPIG – Prozessdisziplin nach IATF 16949
[APP-04]
Medizin- und Prüftechnik
LAGEN
6–24
MATERIAL
Laminat für Hochgeschwindigkeitssignale
OBERFLÄCHENFINISH / HINWEIS
ENIG / Imm Ag – IPC-Klasse 3
[APP-05]
RF / Hochfrequenz (5G, Radar)
LAGEN
6–16
MATERIAL
Rogers, PTFE-Hybrid
OBERFLÄCHENFINISH / HINWEIS
ENEPIG – Impedanz ±5 %
[APP-06]
Linecards für Netzwerktechnik / Telekommunikation
LAGEN
8–24
MATERIAL
Verlustarmes Laminat / Megtron
OBERFLÄCHENFINISH / HINWEIS
ENEPIG – viele differenzielle Leitungspaare
[APP-07]
Backplanes für Server, HPC und AI
LAGEN
24–42
MATERIAL
Megtron, Isola, Hybrid
OBERFLÄCHENFINISH / HINWEIS
ENEPIG / Hartgold – sequenzielle Verpressung
[APP-08]
Verbindungssysteme für Luft- und Raumfahrt sowie Verteidigung
LAGEN
viele Lagen
MATERIAL
Spezielle verlustarme Laminate
OBERFLÄCHENFINISH / HINWEIS
Hartgold – Klasse 3, vollständige Prüfcoupon-Nachweise
Qualität und Zuverlässigkeit,
so wird jede Multilayer-Leiterplatte geprüft
Am meisten fürchten Einkäufer bei Multilayer-Leiterplatten Fehler, die unsichtbar bleiben: eine fehlerhafte Innenlage, eine Hülse, die bei Temperaturwechseln reißt, oder eine Impedanz außerhalb der Spezifikation. Ein Einkäufer beschreibt eine mangelhafte Charge genau so: „Der Anbieter hat die Innenlagen nicht hinzugefügt, die Leiterplatten waren unbrauchbar, und er verweigerte die Rückerstattung.“ Ein Zertifikat deckt das nicht auf; Prüfcoupon-Nachweise und Prüfungen während der Fertigung können es. PCBark weist die Qualität jeder Multilayer-Charge durch mehrere aufeinanderfolgende Kontrollen und Prüfungen nach, nicht allein durch eine Endkontrolle.
01
PROBLEM
Fehler an Innenlagen und verdeckten Vias von Multilayer-Leiterplatten bleiben bei der Sichtprüfung unentdeckt und führen im Einsatz zum Ausfall.
02
URSACHE
Vergrabene Strukturen und galvanisierte Bohrungshülsen lassen sich von außen nicht prüfen; eine reine Endkontrolle übersieht solche Fehler.
03
LÖSUNG
AOI der Innenlagen, Röntgenprüfung vergrabener Vias, elektrische Prüfung mit Flying Probe und TDR-Impedanz-Prüfcoupons für jede Charge.
04
NACHWEIS
Ein metallografischer Mikroschliff prüft die Registriergenauigkeit und die Kupferdicke in Bohrungshülsen anhand der Abnahmekriterien nach IPC-6012.
PRÜFVERFAHREN
- AOI automatisierte optische Prüfung der Innen- und Außenlagen vor und nach dem Ätzen
- RÖNTGENPRÜFUNG prüft die Füllung vergrabener Vias und die innere Ausrichtung, die bei einer Oberflächenprüfung unsichtbar bleiben
- FLYING PROBE UND 100 % ELEKTRISCHE PRÜFUNG Abgleich mit der Netzliste bei jeder Leiterplatte
- TDR-IMPEDANZMESSUNG Bestätigung der kontrollierten Impedanz mit Prüfcoupons vom Typ Z, statt nur eine Spezifikation auf dem Papier
- METALLOGRAFISCHER MIKROSCHLIFF prüft Registriergenauigkeit zwischen den Lagen, Verpressungsfugen und Kupfer in galvanisierten Bohrungshülsen
Zertifizierungen und Konformität: Nachweise zählen mehr als der Standort
Für Einkäufer aus den USA oder Europa steckt hinter „Made in China“ die eigentliche Frage nicht nach dem Standort: Erfahrene Einkäufer wissen, dass einige der weltweit besten Leiterplattenhersteller in China fertigen und Qualität beim richtigen Anbieter kein Problem ist. Die tatsächlichen Risiken sind nicht spezifizierte Materialwechsel und eine nicht überprüfbare Abnahmeklasse. PCBark begegnet beidem mit konkret benannten Zertifizierungen und schriftlich festgelegten Verarbeitungsstandards, die in der eigenen Leiterplattenfertigung gelten statt bei einem stillschweigend eingeschalteten Subunternehmer.
-
ISO 9001
Qualitätsmanagementsystem
-
ISO 14001
Umweltmanagement
-
IATF 16949
Qualitätsmanagementsystem für die Automobilindustrie
-
UL
Gelistetes Laminat und gelisteter Fertigungsprozess
-
RoHS
Beschränkte Stoffe
-
CE / REACH
EU-Konformität und Stoffvorgaben
Prüfprotokoll
IATF 16949 ist ein nennenswertes Unterscheidungsmerkmal: Die Norm regelt die Prozessdisziplin für die Automobilindustrie, und viele Multilayer-Wettbewerber, die diese Branche beliefern, besitzen die Zertifizierung selbst nicht. Grundlage dieser Systeme sind anerkannte Abnahmedokumente: ISO 9001 für das Qualitätsmanagementsystem und IPC-A-600 / IPC-6012 für die Leiterplatte selbst. Ein Zertifikat belegt, dass ein System existiert; es belegt nicht, dass Ihre Charge die vorgegebene Klasse erfüllt. Deshalb ergänzt PCBark die Zertifikate durch Prüfcoupon-Nachweise für jede Charge: Erst beides zusammen macht aus einer Konformitätsliste eine überprüfbare Zusage.
Beschaffung, Vorlaufzeit, Preisfaktoren und schlüsselfertige Fertigung von Multilayer-Leiterplatten
Die Vorlaufzeit ist der wichtigste Grund, warum Ingenieure den Multilayer-Hersteller wechseln. Einer formulierte es so: „Ich wechselte wegen der Fertigungs- und Versandgeschwindigkeit von einem Anbieter zum anderen“ – von fünf bis sechs Wochen auf zwei, ohne den Wechsel je zu bereuen. Genau diesen Zielkonflikt wägen Einkäufer gegen den beworbenen Preis ab. Eine verspätete Leiterplatte verpasst ein Zeitfenster am Markt; eine weitere Designrunde wegen einer ausgelassenen DFM-Analyse ist noch schlimmer. Statt einen Preis zu veröffentlichen, der ohne Ihren Lagenaufbau nicht stimmen kann, zeigen wir hier die Faktoren für die Preisbildung: was ein Angebot für Multilayer-Leiterplatten beeinflusst, in welche Richtung jeder Faktor wirkt und welche Unterlagen Sie für einen verlässlichen Preis einsenden sollten.
Was den Angebotspreis einer Multilayer-Leiterplatte beeinflusst
Faktoren der Preisbildung
Lagenzahl
Wichtigster Faktor; die Kosten steigen überproportional – jedes zusätzliche Lagenpaar erhöht Materialbedarf, Aufwand für die Verpressung und Ausschussrisiko
Basismaterial
Verlustarme Lagenaufbauten aus Rogers / Megtron kosten ein Vielfaches eines FR-4-Standardaufbaus; Hybridaufbauten dämpfen den Kostenanstieg
Via-Konzept
Blind- und vergrabene Vias erfordern zwischen den Verpressungen zusätzliche Zyklen für Bohrung, Galvanisierung und Füllung
Toleranzen / Impedanzkontrolle
Feinere Leiterbahnen und ±5 % Impedanztoleranz erhöhen die Kosten für die Prozesskontrolle
Oberflächenfinish
ENIG / ENEPIG / Hartgold kosten pro Flächeneinheit mehr als HASL
Stückzahl und Leiterplattengröße
Nutzenauslastung und Stückzahl bestimmen die Untergrenze der Kosten pro Leiterplatte
Prüfumfang
TDR-Prüfcoupons, Mikroschliffe und Zuverlässigkeitsprüfungen erhöhen die Kosten – und verhindern neue Designrunden
Ablauf: schlüsselfertige Bestückung
Bei der schlüsselfertigen Bestückung sinken die Gesamtkosten tatsächlich. PCBark wickelt die gesamte Kette im eigenen Haus ab: vorgelagerte DFM-Analyse, transparente Beschaffung der Bauteile über autorisierte Distributoren, Leiterplattenfertigung, SMT-/DIP-/BGA-Bestückung und Funktionsprüfung. So wird aus der Stückliste unter einem Dach eine geprüfte Baugruppe – ob für einen schnell gefertigten Prototyp oder eine Großserie. Diese durchgängigen Leistungen beseitigen die Übergabe zwischen Fertigung und Bestückung, bei der Engpässe, unangekündigte Ersatzteile und gegenseitige Schuldzuweisungen häufig entstehen. Darum ist auch die verbindliche Spezifikation wichtig: Das Fertigungsdatenblatt hält Material und Sollimpedanz genau fest, und der Auftrag wird danach gefertigt.
Was Sie für eine Angebotsanfrage einsenden sollten
- Gerber / ODB++ Fertigungsdaten
- Lagenaufbau Lagenzahl, Dielektrikumsdicken, Kupfergewichte
- Gewünschtes Material (FR-4 / High-Tg / Megtron / Rogers / Hybrid) mit Angabe des Tg-Werts
- Impedanzvorgaben Sollwerte und Toleranzen für einseitige und differenzielle Signale
- Anforderungen Vorgaben für Blind- und vergrabene Vias oder Rückbohrungen sowie die IPC-Klasse
Technische Rechner für Multilayer-Leiterplatten
-
Empfehlung zur Lagenzahl
Ermitteln Sie die optimale Lagenzahl anhand der Signaldichte, der Verdrahtungsanforderungen und der Bauteilplatzierung.
Rechner öffnen -
Rechner für Kostenfaktoren von Multilayer-Leiterplatten
Bewerten Sie, wie sich Materialwahl, Lagenzahl und moderne Fertigungsverfahren finanziell auf Ihr Budget auswirken.
Rechner öffnen -
Rechner für kontrollierte Impedanz
Berechnen Sie Leiterbahnbreiten und Leiterbahnabstände für eine präzise Impedanzkontrolle bei Hochgeschwindigkeitssignalen.
Rechner öffnen
Sie beschaffen eine Multilayer-Leiterplatte? Senden Sie uns den Lagenaufbau.
Erhalten Sie eine vorgelagerte DFM-Analyse und ein Angebot auf Basis Ihres tatsächlichen Designs: mit passend ausgelegter Lagenzahl, verbindlich festgelegtem Material und Impedanzziel sowie einem Abgleich mit den dokumentierten Prozessfähigkeiten für 4 bis 42 Lagen.
Angebot anfordernEine Multilayer-Leiterplatte besteht aus drei oder mehr leitfähigen Kupferlagen, die durch isolierendes Prepreg und Kernmaterial getrennt und zu einer Leiterplatte verpresst werden; galvanisierte Durchkontaktierungen sowie Blind- oder vergrabene Vias verbinden die Lagen elektrisch. Die Innenlagen bieten zusätzliche Verdrahtungslagen und eigene Masse- und Versorgungsebenen, die ein- und zweiseitige Leiterplatten nicht haben; dadurch werden eine höhere Verdrahtungsdichte und kontrollierte Impedanz möglich.
Eine 4-Lagen-Leiterplatte bietet ein inneres Versorgungslagenpaar (Signal / Masse / Versorgung / Signal). Bei einer 6-Lagen-Leiterplatte kommt ein weiteres Versorgungslagenpaar hinzu, sodass sich schnelle Signale als Stripline zwischen durchgehenden Referenzlagen führen lassen – mit klareren Rückstrompfaden und besserer Impedanzkontrolle. Wenn Sie DDR oder mehrere schnelle Busse führen oder eine stärkere EMI-Abschirmung benötigen, sind 6 Lagen meist der richtige nächste Schritt; für einfachere Designs sind 4 Lagen kostengünstiger.
Nicht automatisch. Bauteile werden weiterhin auf den beiden Außenlagen montiert; mehr Lagen verkleinern daher die Leiterplattenfläche nicht, und die Ausfallwahrscheinlichkeit im Feld steigt durch die Verbindungen zwischen den Lagen sogar. Zusätzliche Lagen helfen nur dann, wenn die Verdrahtungsdichte, die Anzahl impedanzkontrollierter Leitungspaare oder die Komplexität der Versorgungsebenen mit weniger Lagen und sauberen Rückstrompfaden nicht zu bewältigen sind. Die passende Lagenzahl festzulegen, gehört zu einer guten DFM-Analyse.
Ein Blind-Via verbindet eine Außenlage mit einer oder mehreren Innenlagen, ohne die gesamte Leiterplatte zu durchdringen; ein Buried-Via verbindet ausschließlich Innenlagen und ist von außen nicht sichtbar. Beide entstehen durch sequenzielle Verpressung und schaffen Leiterbahnabstand für die Verdrahtung, den durchgehende Bohrungen sonst belegen würden – entscheidend für hochdichte Multilayer-Leiterplatten mit vielen Lagen. Sie erhöhen die Kosten, weil jeder Via-Typ zwischen den Verpressungen zusätzliche Bohr-, Galvanisierungs- und Füllzyklen erfordert.
Achten Sie auf ISO 9001 (Qualitätsmanagement), ISO 14001 (Umweltmanagement) und IATF 16949 für die Prozessdisziplin in der Automobilindustrie sowie auf UL, RoHS, CE und REACH. Ebenso wichtig ist, dass die Leiterplatten nach IPC-A-600 und IPC-6012 in IPC-Klasse 2 oder IPC-Klasse 3 gefertigt werden und die Klasse schriftlich festgehalten ist. Ein Zertifikat belegt, dass ein System vorhanden ist; ein Mikroschliff oder TDR-Testcoupon belegt, dass Ihre konkrete Charge die Anforderungen ihrer Klasse erfüllt – fordern Sie beides an.
Bei der Fertigung von Multilayer-Leiterplatten kommen mehrere Verfahren nacheinander zum Einsatz. Die leitfähigen Innenlagen werden belichtet und geätzt und anschließend mit Prepreg unter Wärme und Druck verpresst (bei Leiterplatten mit vielen Lagen oder HDI-Aufbauten in mehreren aufeinanderfolgenden Zyklen). Bohrungen werden eingebracht, gereinigt und mit Kupfer galvanisiert; die Außenlagen werden strukturiert und geätzt; Lötstopplack und Oberflächenfinish werden aufgebracht; anschließend wird die Leiterplatte elektrisch geprüft. Bei diesem Verfahren der Leiterplattenfertigung entstehen Blind- und Buried-Vias, die zwischen den Verpressungszyklen gebohrt, galvanisiert und gefüllt werden.
Die Kosten hängen vor allem von der Lagenzahl ab und steigen überproportional: Messdaten eines Entwicklers deuten bei größeren Stückzahlen auf etwa 5–6× höhere Flächenkosten beim Wechsel von 4 auf 14 Lagen hin, bei kleinen Stückzahlen auf noch mehr. Material (FR-4 gegenüber Rogers/Megtron), Via-Konzept, Impedanztoleranz, Oberflächenfinish und Stückzahl beeinflussen den Preis zusätzlich. Einen genauen Preis erhalten Sie nur auf Grundlage Ihres Lagenaufbaus; senden Sie Gerber-Daten und eine Impedanzspezifikation für ein Angebot.
OKI Circuit Technology kündigte 2025 eine 124-Lagen-Leiterplatte mit 7,6 mm Dicke für Wafer-Testgeräte für KI-Halbleiter an – etwa 15 % mehr Lagen als die lange geltende Obergrenze von 108 Lagen. Diese Zahlen betreffen Prüfvorrichtungen, keine Produkte für die Auslieferung. In der kommerziellen Fertigung von Leiterplatten mit vielen Lagen, die mit ausreichender Ausbeute in realer HPC-, Telekommunikations- und Luft- und Raumfahrttechnik eingesetzt werden, liegt der obere Bereich bei 32 bis 42 Lagen; das entspricht der höchsten dokumentierten Fertigungskapazität von PCBark.
Ja. PCBark bietet Leiterplattenfertigung und schlüsselfertige Leiterplattenbestückung mit SMT sowie Bauteilplatzierung für DIP- und BGA-Gehäuse, Röntgenprüfung der BGA-Lötstellen, Bauteilbeschaffung über autorisierte Distributoren und Funktionstests an – von der Stückliste bis zur geprüften Baugruppe unter einem Dach. Besprechen Sie den Umfang der Bestückung bereits bei der Angebotsanfrage, damit DFM und Prüfumfang zusammen mit der Fertigung geplant werden können.
