4-lagige Leiterplatten entwickeln: vom Lagenaufbau bis zur verifizierten Impedanz

Geprüft vom Technikteam der Shenzhen Linghangda Technology Co., Ltd. (PCBark). Aktualisiert im Juli 2026.

Eine 4-lagige Leiterplatte besteht aus vier Kupferlagen: Zwei äußere Signallagen umschließen zwei innere Flächen für Masse und Versorgung. Dieses innere Lagenpaar ermöglicht kontrollierte Impedanz, saubere Rückstrompfade und geringere Emissionen. Die Lagenzahl festzulegen, ist jedoch einfach. Anspruchsvoll sind der Lagenaufbau, eine tatsächlich messbare Zielimpedanz, die Führung des Rückstroms entlang des Signals und das Verständnis der Kostentreiber. Dieser Leitfaden führt eine 4-Lagen-Leiterplatte von der Auswahl des Lagenaufbaus bis zu einem fertigungsgerechten Fertigungspaket mit verifizierter Impedanz.

Was eine 4-lagige Leiterplatte tatsächlich bietet – und wann nicht

Eine 4-lagige Leiterplatte bietet vor allem eine Referenzfläche. Ihre beiden Innenlagen bilden direkt unter jedem Signal eine durchgehende Massefläche. Diese eine Änderung ermöglicht kontrollierte Impedanz, durchgehende Rückstrompfade und rund 20 dB geringere Emissionen als dieselbe Schaltung auf 2 Lagen – vorausgesetzt, das Layout berücksichtigt diesen Aufbau.

Eine 4-lagige Leiterplatte ist im Grunde eine 2-lagige Leiterplatte mit zwei vergrabenen Kupferlagen, die fast immer als Referenzflächen dienen. Diese Änderung ist entscheidend. Die zusätzliche Lage bietet nicht einfach nur „mehr Platz“ zum Routen; vielmehr liegt jede Signallage direkt über einer durchgehenden Referenzfläche. Diese Fläche bietet dem Rückstrom des Signals einen direkten Pfad mit niedriger Induktivität, unmittelbar unter der Leiterbahn. Das ist die Grundlage für kontrollierte Impedanz und eine kleinere Schleifenfläche. Im üblichen Aufbau führen die obere und die untere Lage die Signale. Das innere Lagenpaar besteht aus einer Masse- und einer Versorgungslage, getrennt durch ein isolierendes Dielektrikum. So bleiben Signale und Versorgung sauber getrennt. Liegt jedes Signal dicht an einer durchgehenden Massefläche, kann eine 4-lagige Leiterplatte rund 20 dB weniger elektromagnetische Störungen abstrahlen als eine entsprechende Schaltung auf 2 Lagen.

Das entscheidende physikalische Prinzip ist die Referenzfläche: Leiterbahn und darunterliegende durchgehende Fläche bilden eine Übertragungsleitung. Der Strom in der Fläche entspricht dem Strom in der Leiterbahn und fließt unter ihr. Bei einer 2-lagigen Leiterplatte muss der Rückstrom seinen Weg über nahegelegene Masseleiterbahnen finden. Dadurch entsteht ein gewundener Pfad mit großer Schleifenfläche. Zwei durchgehende Innenlagen schaffen unter jeder Signallage einen idealen Rückstrompfad – aber nur, wenn Ihr Layout darauf abgestimmt ist. Wenn Sie es falsch machen und eine schnelle Leiterbahn über eine Lückenstelle in einer Lage führen, erben Sie genau den Fehler einer 2-Lagen-Leiterplatte, den Sie eigentlich vermeiden wollten: Der Rückstrom wird in eine große Schleife gezwungen, strahlt EMI ab und koppelt in benachbarte Netze ein.

Wann können Sie auf die 4. Lage verzichten? Bei langsamen Signalen, einem Layout mit geringer Dichte oder ohne Bedarf an kontrollierter Impedanz reicht eine 2-lagige Leiterplatte mit einer gut ausgeführten Masseflächenfüllung aus. Sie ist häufig schneller und kostengünstiger verfügbar. Die Lagenzahl sollte sich immer nach den elektrischen Anforderungen der Schaltung richten.

Merksatz: Die vierte Lage bietet eine Referenzfläche, nicht einfach nur mehr Platz zum Routen. Alle weiteren Schritte hängen davon ab, diese Fläche zu schützen.

Vergleich der 4-Lagen-Lagenaufbauten: drei Varianten und ihre Auswahl

Vergleich der 4-Lagen-Lagenaufbauten: eine Gegenüberstellung der drei praktikablen Varianten und der jeweiligen Einsatzbereiche.

Für den Lagenaufbau einer 4-lagigen Leiterplatte gibt es keine Einheitslösung. Es kommen im Wesentlichen drei Varianten infrage, zwischen denen Sie bewusst wählen sollten. Der von den meisten Programmen voreingestellte Aufbau (Sig/GND/Power/Sig) ist nicht zwangsläufig der richtige.

Der Aufbau mit zwei Masseflächen (Sig/GND/GND/Sig) hat bei Hochgeschwindigkeitsanwendungen einen wichtigen Vorteil: Beim Standardaufbau wechselt die Referenz einer Signalleiterbahn von der oberen zur unteren Lage von der Massefläche zur Versorgungsebene. Das ist nicht zwangsläufig problematisch – eine Versorgungsebene wirkt als Wechselstrommasse, wenn sie gut entkoppelt ist. Doch jeder solche Lagenwechsel erfordert einen nahegelegenen Entkopplungskondensator, damit der Rückstrom die Lücke zwischen den Flächen überbrücken kann. Beim Aufbau mit zwei Masseflächen bleibt die Masse auf beiden Signallagen die Referenz. Das sorgt für sauberere Lagenwechsel und ermöglicht ein Via zur Verbindung der Flächen anstelle eines Kondensators. In einer von Missouri University of Science and Technology veröffentlichten Untersuchung zu Lagenaufbauten wird die Zuordnung der Referenzflächen als grundlegende Entwurfsvariable behandelt, nicht als Detail.

„Der Zweck von vier Lagen sind zwei Flächen. Wenn ein Signal die Lage wechselt, sollte die Referenz Masse bleiben. Nur so bleibt der Rückstrom durchgehend.“

Entscheidungshilfe: Hat die Signalintegrität für Sie oberste Priorität, empfiehlt sich der Aufbau Sig/GND/GND/Sig mit einer als Kupferfläche ausgeführten Spannungsverteilung. Vereinfacht eine durchgehende Versorgungsebene Ihr PDN erheblich und ist die Geschwindigkeit weniger entscheidend, eignet sich ein Standardaufbau mit strategisch platzierten Entkopplungskondensatoren.

Impedanztoleranz im Überblick: kontrollierte Impedanz selbst berechnen

Impedanztoleranz im Überblick: von der Zahl aus dem Rechner bis zur tatsächlich gefertigten Leiterplatte.

Eine gleichmäßige, kontrollierte Impedanz auf einer 4-lagigen Leiterplatte zu erreichen, ist weder schwierig noch übermäßig teuer. Für den Einstieg benötigen Sie nicht unbedingt einen Feldlöser. Für die Berechnung der Leiterbahnimpedanz eines Mikrostreifens über einer Fläche benötigen Sie nur vier Eingaben: Leiterbahnbreite, Kupferdicke, Abstand zur Fläche und Dielektrizitätskonstante (Dk). Lehrbücher wie die RF-PCB Lecture Notes der Harvey Mudd College reduzieren die Berechnung auf ein wichtiges Verhältnis: Breite geteilt durch den Abstand zur Fläche. Anschließend können Sie den Wert anhand des Dk-Werts skalieren. Mit Werkzeugen wie dem Clemson CVEL trace-impedance calculator können Sie die Geometriedaten direkt eingeben.

Was der Rechner nicht abbildet: Die Dielektrizitätskonstante von FR-4 hat keinen festen Wert, sondern variiert je nach Glasart, Harzgehalt und Signalfrequenz (üblicherweise ~4.0 bis ~4.8). Außerdem kann der Leiterplattenhersteller die Dicke des Dielektrikums nur innerhalb einer Toleranz einhalten, nicht auf einen exakten Wert. Deshalb wird eine Spezifikation für kontrollierte Impedanz immer als Toleranzbereich angegeben (typischerweise ±10 % der Zielimpedanz; ±5 % nur bei strengerer Prozesskontrolle und Prüfung mit einem Prüfcoupon). Um diesen Bereich einzuhalten, steuert der Leiterplattenhersteller die Dicke des Dielektrikums und den Harzgehalt. Der Leitfaden High-Speed PCB Design Guide der NASA zählt die Toleranz der Dielektrikumsdicke zwischen den Lagen zu den wichtigsten Parametern für die Impedanzkontrolle. Berücksichtigt man zusätzlich die Schwankungen der Dielektrizitätskonstante, liegt die berechnete Auslegung „13 mil = 50 Ω“ typischerweise in einem Bereich von etwa ±10 %.

Bei PCBark zeigen unsere eigenen Prüfungen kontrollierter Impedanz durchgängig, dass die Dielektrizitätskonstante am stärksten schwankt. Eine berechnete Mikrostreifenbreite von ~13mil für 50 Ω liegt auf dem Prüfcoupon regelmäßig außerhalb der Spezifikation, weil Schwankungen des Harzgehalts und des Glasgewebes den Dk-Wert verschieben. Deshalb führen wir bei allen Losen mit kontrollierter Impedanz TDR-Prüfungen durch, statt uns blind auf die Rechnerwerte zu verlassen. Als Faustregel gilt: Betrachten Sie die vom Rechner ermittelte Leiterbahnbreite als Ausgangswert. Fragen Sie anschließend Ihren Leiterplattenhersteller nach einem durch Prüfcoupon verifizierten Lagenaufbau und bitten Sie ihn, die Leiterbahnbreite an die verwendeten Materialien anzupassen.

Die Stufen der Impedanztoleranz von unten nach oben: gemessener Prüfcoupon → Dickentoleranz des Leiterplattenherstellers von ±10 % → tatsächlicher Dk-Wert Ihres Lagenaufbaus → Leiterbahnbreite aus dem Rechner. Unterste Stufe = verifizierter Istwert; oberste Stufe = Auslegungsziel.

2, 4 oder 6 Lagen: eine Entscheidung mit Bestand

Bei der Frage 4-Lagen-Leiterplatte oder 2-Lagen-Leiterplatte geht es um eines: Wann wissen Sie, dass 2 Lagen einfach nicht ausreichen und Sie auf 4 Lagen umsteigen müssen? Und wann reichen 4 Lagen plötzlich nicht mehr aus? Zum Glück basiert diese Entscheidung nicht auf Vermutungen, sondern auf einer einfachen Checkliste mit eindeutigen Warnsignalen. Erhöhen Sie die Lagenzahl auf 4, sobald EINE der folgenden Bedingungen erfüllt ist – seien Sie ehrlich: Fügen Sie keine Lagen hinzu, nur weil Sie es können. Zusätzliche Lagen erhöhen lediglich die Kosten und das Risiko bei der Verpressung.

Bei dieser Entscheidung werden oft zwei Aspekte übersehen. Erstens: Wärmeverhalten und Strombelastbarkeit. Eine allein durch die Signalintegrität bestimmte Lagenzahl reicht nicht aus, wenn eine Leistungsstufe mit Dickkupfer, thermischen Vias oder einer als Kühlkörper wirkenden Fläche versorgt werden soll. Zweitens – und weniger offensichtlich – sind mehr Lagen nicht automatisch besser. Eine sauber ausgelegte 4-lagige Leiterplatte mit eng angebundenen Referenzflächen kann eine hastig und nachlässig ausgelegte 6-lagige Leiterplatte übertreffen. Mehr Lagen bieten zusätzliche Möglichkeiten, aber keine Garantie für ein gutes Design.

Entscheidungsregel: Verwenden Sie 4 Lagen, sobald das erste Netz kontrollierte Impedanz oder schnelle Flanken aufweist. Wechseln Sie nur dann zu 6 Lagen, wenn das Routing oder die Trennung der Busse auf 4 Lagen nicht möglich ist – nicht nur, um sich sicherer zu fühlen.

Entscheidungsbaum für Rückstrompfade und Fehleratlas für 4-Lagen-Layouts

Entscheidungsbaum für Rückstrompfade: Schritt für Schritt zu durchgehendem Rückstrom für jedes Signal auf 4 Lagen.

Die meisten Probleme mit der Signalintegrität bei 4-lagigen Leiterplatten lassen sich auf eine Frage zurückführen: Wo fließt der Rückstrom? Prüfen Sie diesen Entscheidungsbaum für jedes Hochgeschwindigkeitsnetz. Verläuft die Leiterbahn über ihre gesamte Länge über einer durchgehenden, ununterbrochenen Fläche? Wenn ja, sind Sie fertig. Kreuzt sie eine Lücke oder Unterbrechung, befindet sich dann ein Stitching-Via oder Kondensator wenige Millimeter von der Kreuzung entfernt, um den Rückstrom über die Unterbrechung zu leiten? Wechselt die Leiterbahn die Lage, ist die neue Lage auf dieselbe Fläche bezogen – und befindet sich ein Rückstrom-Via neben dem Signal-Via? Bei jedem „Nein“ steigt das Risiko für Emissionen und Übersprechen.

Fehleratlas für 4-Lagen-Layouts: typische Layoutfehler, ihre Folgen und die Lösung.

Diese letzte Tabellenzeile ist bedenkenswert, denn sie widerspricht einem nach wie vor verbreiteten Ratschlag. Die Massefläche zu unterbrechen, um digitale und analoge Bereiche zu trennen, mag bewusst wirken. Doch bei jedem Signal, das diese Grenze überschreitet – etwa einer analogen Leitung zu einem ADC – muss der Rückstrom einen langen Umweg nehmen und wird abgestrahlt. In der Signalintegritätsbranche gilt inzwischen, auch gestützt durch Forschung zu Lagenaufbauten an Universitäten, dass eine durchgehende Referenzfläche erhalten und die Bereiche stattdessen durch die Bauteilplatzierung getrennt werden sollten. Verlegen Sie keine Hochgeschwindigkeitssignale über eine Unterbrechung. Wenn sich die Fläche nicht durchgehend ausführen lässt, muss die Kreuzung gezielt mit einem Stitching-Pfad versehen werden.

Praxistipp: Bei einem Aufbau mit zwei Masseflächen können Sie neben jedem Übergangs-Via ein Via zwischen den Flächen platzieren. Deshalb lässt sich Hochgeschwindigkeitsrouting damit einfacher umsetzen als mit dem üblichen Standardaufbau mit einer Massefläche.

Vias auf einer 4-lagigen Leiterplatte: Typen, Stitching und Kosten

Bei den meisten 4-lagigen Leiterplatten ist jede Durchkontaktierung ein galvanisiertes Durchgangsloch, das alle vier Lagen durchdringt – und das ist ein Vorteil, denn ein einziger Bohr- und Galvanisierungsschritt hält die Leiterplatte kostengünstig. Durchkontaktierungen erfüllen drei Zwecke: Sie führen ein Signal auf eine andere Lage, verbinden Flächen miteinander – eine Technik, die Via Stitching genannt wird – oder leiten Wärme beziehungsweise Strom. Blind- und vergrabene Durchkontaktierungen sind die Ausnahme, die sich auf die Kosten auswirkt. Neben Signaldurchkontaktierungen platzierte Rückstrom-Durchkontaktierungen sorgen dafür, dass der Rückstrompfad beim Lagenwechsel durchgehend bleibt. Am Rand angeordnete Stitching-Durchkontaktierungen verbinden die beiden Masseflächen und bilden bei einem Lagenaufbau mit zwei Masseflächen einen partiellen Faraday-Käfig, der die Abstrahlung begrenzt.

Matrix der Via-Typen für 4-Lagen-Leiterplatten – die neun Via-Typen, aus denen Entwickler von 4-Lagen-Leiterplatten wählen, und die jeweiligen Kosten bei der Verpressung.

Die Kosten werden vor allem durch blinde und vergrabene Durchkontaktierungen bestimmt. Eine blinde Durchkontaktierung reicht nur von einer Außenlage zu einer Innenlage; eine vergrabene Durchkontaktierung verbindet zwei Innenlagen. Beide erfordern einen zusätzlichen Verpressungszyklus, die sogenannte sequenzielle Verpressung: Die Leiterplatte wird dabei mehrfach aufgebaut und verpresst. Dieser zweite Verpressungsschritt ist der eigentliche Kostentreiber, nicht die vierte Kupferlage. Eine typische Durchgangsloch-Durchkontaktierung wird dagegen im Standard-Seitenverhältnis von 10:1 mit einem Bohrer von ~6 mil gebohrt. Dabei werden die Restringe um die Pads in einem Durchgang auf mindestens ~2 mil für IPC-Klasse 2 gehalten. Hersteller verweisen sogar auf patentierte Spezialverfahren für den Aufbau von Multilayer-Leiterplatten, etwa US Patent 5.196.087, das den Aufbau mit hoher kontrollierter Impedanz und präziser Kontrolle von Lagenaufbau und Verpressung kombiniert, sowie US Patent 7.215.007, das ein kompaktes Versorgungsspannungs-Masseflächenpaar mit 4.5-mil-Abstand beschreibt, das auf Zwischenlagenkapazität optimiert ist. Bei den meisten einfachen 4-lagigen Leiterplatten reichen Durchgangsloch-Durchkontaktierungen aus; blinde oder vergrabene Durchkontaktierungen sollten Sie nur einsetzen, wenn sie für die Ausfädelung erforderlich sind.

Die Wahl des Durchkontaktierungsschutzes und der Abnahmekriterien richtet sich nach den Normungsgremien, nicht nach Ihrem Auftragsfertiger. IPC-4761 beschreibt die Arten des Durchkontaktierungsschutzes (Abdecken, Verschließen, Füllen oder Kappen). Revision F von IPC-6012, veröffentlicht 2023, legt Abnahme- und Qualifizierungskriterien für starre Leiterplatten fest, darunter Kriterien für Restringe und Kupferumhüllung. Die in dieser Norm festgelegten Abnahmeklassen (sowie IPC-A-600 für die visuelle Abnahme) bilden die gemeinsame Fachsprache zwischen Ihrem Team und Ihrem Leiterplattenhersteller, sobald die Leiterplatte in die Fertigung geht.

Kernaussage: Zusätzliche Lagen sind kostengünstig. Weitere Verpressungszyklen dagegen sind teuer. Vermeiden Sie blinde und vergrabene Durchkontaktierungen als erste Wahl.

Versorgungsintegrität: Das Flächenpaar optimal nutzen

Auf einer 4-lagigen Leiterplatte stehen Ihnen eine durchgehende Massefläche und eine Versorgungsspannungsfläche zur Verfügung. Durch ein dünnes isolierendes Dielektrikum voneinander getrennt, bilden diese Flächen einen Plattenkondensator (Zwischenlagenkapazität) – dasselbe kompakte Versorgungsspannungs-Masseflächenpaar, das in US Patent 7.215.007 beschrieben wird. Diese Struktur bietet eine ausgezeichnete verteilte Entkopplung direkt dort, wo Hochgeschwindigkeits-ICs und ihre Stromversorgung Strom benötigen. Der Abstand begrenzt jedoch die praktisch erreichbare Zwischenlagenkapazität. Bei einem typischen 4-lagigen Lagenaufbau mit 0.062 inch Abstand liegen Versorgungs- und Masseflächen oft mindestens 0.020 inch auseinander, was die Kapazität begrenzt. Oberhalb von etwa 200-300 MHz verlieren typische oberflächenmontierte Entkopplungskondensatoren an Wirkung, da sie sich zunehmend wie Induktivitäten verhalten. Weit auseinanderliegende Versorgungs- und Masseflächen können das nicht ausgleichen.

Achten Sie deshalb auf die Auslegung Ihres Flächenpaars. Platzieren Sie die Entkopplungskondensatoren so nahe wie möglich an den Stromversorgungspins des ICs und an der Versorgungsschiene, um die Schleifeninduktivität zu minimieren. Bei einer 4-lagigen Leiterplatte sollten Sie den Kondensator mit dem Pin verbinden, der an die Außenlage angeschlossen ist, damit die Stromschleife kürzer bleibt. Oberhalb einiger hundert MHz reicht ein Standard-Lagenaufbau mit 4 Lagen für Ihr Stromversorgungsnetzwerk (PDN) schnell nicht mehr aus. Legen Sie entweder einen engeren, nicht standardmäßigen Flächenabstand fest oder planen Sie den Wechsel zu einer 6-lagigen Leiterplatte mit dedizierten inneren Versorgungs- und Masseflächen. Ein Hinweis aus der Modellierungsliteratur: Gehen Sie nicht davon aus, dass die Kombination einer Versorgungs- und einer Massefläche mit einem Dielektrikum dazwischen die Herausforderungen beim PDN-Design automatisch beseitigt. Wissenschaftliche Analysen, etwa dieses arXiv-Paper zu Resonanzen in Flächenpaar-Kavitäten, zeigen, dass sich in der Kavität Resonanzspitzen bilden können, die Störungen über die gesamte Leiterplatte abstrahlen. Die sorgfältige Platzierung von Entkopplungskondensatoren und Aussparungen bleibt daher auch bei höherer Kapazität wichtig.

Kernaussage: Das Flächenpaar ist Ihre schnellste Entkopplungskomponente und kann zugleich als Resonator wirken. Ein geringer Abstand und eine sorgfältige Platzierung der Kondensatoren entscheiden, welche Funktion überwiegt.

Was die Kosten einer 4-lagigen Leiterplatte wirklich bestimmt (Ihre Stellschrauben)

Die Kosten einer 4-lagigen Leiterplatte hängen vor allem von den Verpressungszyklen ab, nicht von der Anzahl der Kupferlagen. Eine 4-lagige Leiterplatte mit einer einzigen Verpressung kostet ungefähr so viel wie eine 2-lagige. Deutlich teurer wird es, wenn blinde oder vergrabene Durchkontaktierungen eine sequenzielle Verpressung erfordern. Danach wirken sich Toleranzen, Kupfergewicht und Oberflächenfinish auf den Preis aus.

Als Konstrukteur haben Sie deutlich mehr Einfluss auf den Preis einer 4-lagigen Leiterplatte, als das Angebot vermuten lässt – allerdings nicht über die Lagenzahl. Eine 4-lagige Leiterplatte kostet selbstverständlich mehr als eine 2-lagige: Hinzu kommen die Strukturierung und Prüfung der Innenlagen, der Verpressungszyklus sowie zusätzliche Bohr- und Galvanisierungsschritte. Kostenaufschlüsselungen von Herstellern zeigen nicht selten, dass jede zusätzliche Kupferlage etwa 10-20 % gegenüber einer einfachen 2-lagigen Leiterplatte ausmacht. Manche Angebote setzen den Preis für eine 2-lagige Leiterplatte etwa 20-40 % unter den einer 4-lagigen an. Das sind Näherungswerte – die tatsächlichen Kosten hängen stark von Hersteller, Stückzahl, Oberflächenfinish und Kupfergewicht ab. Die Reihenfolge der Kosteneinflussfaktoren ist dagegen bemerkenswert stabil.

Das verändert die Kostendiskussion. Eine 4-lagige Leiterplatte mit nur einem Verpressungszyklus – also mit standardmäßigen Durchgangsloch-Durchkontaktierungen, Standardtoleranzen und Standard-Kupfergewicht – ist nur geringfügig teurer als eine 2-lagige. Sie ist nicht mit einem echten Multilayer-Aufbau mit blinden oder vergrabenen Durchkontaktierungen gleichzusetzen. Fügen Sie jedoch eine einzige blinde oder vergrabene Durchkontaktierung hinzu, muss die gesamte Leiterplatte einen zusätzlichen Verpressungsschritt durchlaufen – die sequenzielle Verpressung, wie sie in Verfahren wie US Patent 5.196.087 geregelt ist – und der Preis steigt sprunghaft. (Denken Sie daran: Eine gut konstruierte 4-lagige Leiterplatte senkt möglicherweise die Gesamtprojektkosten, weil sie mehrere Überarbeitungsrunden und EMI-Fehlersuchzyklen erspart, die im Fertigungsangebot nicht auftauchen.) Planen Sie Verpressungszyklen also gezielt ein und beschränken Sie sie auf Fälle, in denen sie unbedingt erforderlich sind.

Kernaussage: Die Kosten rangieren in dieser Reihenfolge: blinde/vergrabene Durchkontaktierungen > Toleranz > Materialien > vierte Lage. Richten Sie Ihr Design an den Verpressungszyklen aus, nicht an der Lagenzahl.

Der 5-stufige Workflow zur Einrichtung des Lagenaufbaus: vom EDA-Werkzeug zum Fertigungspaket

Der 5-stufige Workflow zur Einrichtung des Lagenaufbaus – eine herstellerunabhängige Abfolge, um ein berechnetes 4-lagiges Design fertigungsgerecht zu beauftragen.

Unabhängig davon, ob Sie KiCad, Altium oder EasyEDA verwenden: Die Best Practices für das Design moderner elektronischer Geräte mit 4-lagigen Leiterplatten sind dieselben. Die ersten vier Schritte erledigen Sie im Designwerkzeug. Schritt 5 wird in vielen Anleitungen übergangen, ist aber entscheidend dafür, dass aus Ihrem Entwurf eine Bestellung wird, die der Hersteller erfolgreich fertigen kann.

1. Schritt 1: Legen Sie den Lagenaufbau fest und weisen Sie im Layer-Stack-Manager Ihres Editors die obere und untere Lage den Signalen sowie die beiden mittleren Lagen Masse und Versorgungsspannung zu. Legen Sie die gewünschte Gesamtdicke der Leiterplatte fest (wahrscheinlich 1,57 mm) und konfigurieren Sie die Dicken von Kern und Prepreg so, dass jede Signallage möglichst nahe an der zugehörigen Massefläche liegt.
2. Schritt 2: Geben Sie das Impedanz-Prozessprofil ein. Legen Sie Dk, Breite und Dicke fest, damit das Werkzeug die Impedanz der Leiterbahnen berechnet (z. B. 50 ohms für einseitige Signalleitungen). Verwenden Sie die Werte, um den geeigneten Leiterbahnen Netzklassen zuzuweisen.
3. Schritt 3: Weisen Sie Netze Signal- und Flächenlagen zu. Üblicherweise ordnen Sie Signale mit kontrollierter Impedanz der Flächenlage zu, auf die sie sich beziehen. Wenn Sie zwei Masseflächen haben, können Sie die Versorgungsflächen aufteilen, sodass sich jede auf die ihr nächstgelegene Fläche bezieht.
4. Schritt 4: Richten Sie die Design Rule Check (DRC) ein. Legen Sie alle Impedanzvorgaben für Leiterbahnbreiten sowie relevante Mindestabstände (typischerweise eine Leiterbahnbreite von 2x zwischen Kupferfüllung und Leiterbahn) und Prüfregeln (etwa für das Überqueren von Flächenschlitzen) fest. So erkennt das Designwerkzeug Fehler bei der Leiterbahnführung.
5. Schritt 5: Exportieren Sie Ihre Fertigungsdateien. Bei dieser Übergabe entscheidet sich, ob die Fertigung gelingt. Exportieren Sie eine vollständige Lagenaufbauzeichnung mit Impedanzvorgaben, die Bohrdatei mit Lagenzuordnung und Polaritäten, einen Hinweis zum Kupferausgleich sowie die Anforderung eines Impedanz-Prüfkupons. So kann der Hersteller seine eigenen CAM-Anpassungen vornehmen, um Ihre Vorgaben umzusetzen und die kontrollierte Impedanz zu erreichen – statt sich allein auf die unveränderten Gerber-Daten zu verlassen.

Kernaussage: In dieser fünften Phase steht und fällt die Qualität des Lagenaufbaus einer 4-lagigen Leiterplatte. Ein idealer Lagenaufbau im Editor bedeutet nichts, wenn die Fertigungsunterlagen keine Vorgabe zur kontrollierten Impedanz und keine Anforderung für einen Prüfkupon enthalten. Der Hersteller muss dann raten und Sie erhalten Leiterplatten, die zwar Ihrem Gerber-Netzlisten entsprechen, aber nicht der Zielimpedanz. Die Spezifikation des Lagenaufbaus, die Impedanzvorgabe und der Prüfkupon machen es möglich, das Design mit 4 Lagen tatsächlich zu fertigen, statt es nur auf dem Bildschirm darzustellen. Werkzeuge wie der MIT-Mikrostreifenrechner eignen sich gut für eine erste Prüfung der Leiterbahnbreiten, die Ihr EDA-Werkzeug im Prozessprofil des Lagenaufbaus vorschlägt.

Wichtiges Konzept: Das Fertigungspaket – Lagenaufbauzeichnung, Impedanzvorgabe, Bohrtabelle und Prüfkupons – ist die fünfte Phase des Prozesses. Hier trifft die modellierte Impedanz auf die Realität der Fertigungslinie.

Die 4-lagige Leiterplatte im Zeitalter von Hochgeschwindigkeit und HDI

Das Design mit 4 Lagen wird anspruchsvoller, nicht weil sich die Leiterplatten verändert haben, sondern weil die Übertragungsgeschwindigkeiten stetig steigen. 5G-Funkgeräte, KI-Serververbindungen, DDR5 mit 6400 MT/s und PCIe 6.0 mit 64 GT/s haben zu Flankenraten an Schnittstellen geführt, die früher nur bei Backbone-Systemen vorkamen und nun auch auf allgemeinen Produktplatinen auftreten. Jede Schnittstelle bildet ein Netz mit kontrollierter Impedanz, das einen Rückstrompfad benötigt – ein Grundsatz, der im High-Speed PCB Design Guide der NASA behandelt wird. So werden Schnittstellen, die früher auf 2 Lagen realisiert worden wären, nun auf 4 Lagen umgesetzt. Die Anforderungen an die Auslegung sind gestiegen, obwohl sich das Leiterplattenformat nicht verändert hat.

Zwei Entwicklungen der Branche sollten Sie im Blick behalten. Erstens ermöglichen HDI- und Ultra-HDI-Fertigungsverfahren inzwischen Leiterbahnen und Leiterbahnabstände von etwa 25 µm. Dadurch steigt die Leiterbahndichte, sodass sich Ausfädelungen realisieren lassen, für die frühere Technologien sechs oder acht Lagen erfordert hätten. Diese Flexibilität macht gut gefertigte 4-lagige HDI-Leiterplatten für mehr Designs geeignet als bisher. Zweitens gelten die aktuellen Abnahmekriterien: IPC-6012 Revision F (2023) und IPC-2221C (2023) sind die aktuellen Referenznormen für starre Leiterplatten beziehungsweise allgemeine Leiterplattendesigns. Sie haben die Anforderungen an Kavitäten, Kupferumhüllung und Dielektrikumsdicke für zuverlässige 4-lagige Leiterplatten verschärft. Marktberichten zufolge wachsen die Segmente Hochgeschwindigkeit und HDI in der Leiterplattenbranche schneller als der Gesamtmarkt, vor allem aufgrund der Nachfrage nach KI-Servern und Fahrzeugelektronik. Auch wenn dies eher eine Tendenz als konkrete Angaben liefert, bestätigt es die Hinweise aus der Physik.

Ausblick: Die 4-lagige Leiterplatte bleibt ein vielseitiger Allrounder und bietet ein besonders gutes Preis-Leistungs-Verhältnis. Mit steigenden Schnittstellengeschwindigkeiten werden die Kontrolle der Referenzflächen und ein bewährter Lagenaufbau jedoch immer wichtiger, damit ein Design auch funktioniert und nicht nur die EMI-Prüfung besteht.

FAQ: Häufige Fragen zu 4-lagigen Leiterplatten

Wie sieht der Standard-Lagenaufbau einer 4-lagigen Leiterplatte aus?

Antwort anzeigen

Ein typischer Lagenaufbau mit 4 Lagen ist Signal / Masse / Versorgungsspannung / Signal auf einer 1,57mm (62 mil) dicken Leiterplatte. Zwischen den beiden Innenlagen liegt ein dicker Kern; zwischen den Außenlagen und den jeweils nächstgelegenen Flächen befinden sich dünne Prepregs. Bei vielen Hochgeschwindigkeitsdesigns empfiehlt sich ein Signal / Masse / Masse / Signal-Lagenaufbau. Verteilen Sie die Versorgungsspannung als Kupferflächen, damit alle Signale eine Masse als Referenz haben und sich alle Lagenwechsel auf Masse beziehen. Beides sind übliche Designs. Entscheiden Sie sich je nach Priorität für Signalintegrität oder eine gute Versorgungsfläche.

Wie erreichen Sie eine Impedanz von 50 ohm auf einer 4-lagigen Leiterplatte?

Antwort anzeigen

Legen Sie die Leiterbahnbreite passend zu Ihrem Lagenaufbau fest. Bei einem standardmäßigen Aufbau mit 7 mil Abstand zur Außenlage und einem Dk von ~ 4.1 im Prepreg liegt die Breite einer Leiterbahn mit 50ohm bei etwa 13 mils. Eine vergrabene Stripline muss noch schmaler sein. Geben Sie Dk und Geometrie in einen Impedanzrechner oder das Impedanz-Prozessprofil Ihres EDA-Werkzeugs ein. Halten Sie zwischen benachbarten Kupferfüllungen einen Abstand von zwei Leiterbahnbreiten ein und bedenken Sie, dass die gefertigte Leiterplatte aufgrund von Dk-Schwankungen und Fertigungstoleranzen üblicherweise eine Impedanzkontrolle von 10 % einhalten kann. Lassen Sie zur Sicherheit einen Prüfkupon anfertigen.

Ist eine 4-lagige Leiterplatte deutlich teurer als eine 2-lagige?

Antwort anzeigen

Sie ist teurer, aber nicht wegen der 4. Lage. Die Kosten für eine 4-lagige Leiterplatte mit einer Verpressung und Durchgangslöchern liegen deutlich näher an denen einer 2-lagigen. Wir schätzen, dass eine 2-lagige 20-40 % günstiger ist. Blinde und vergrabene Durchkontaktierungen verursachen durch zusätzliche Verpressungszyklen erhebliche Mehrkosten. Eine 4-lagige Leiterplatte kann ein Projekt dennoch günstiger machen, wenn sie komplexe Designs ermöglicht, Überarbeitungsrunden reduziert und EMI besser beherrschbar macht.

Wann sollte ich statt 2 Lagen eine 4-lagige Leiterplatte verwenden?

Antwort anzeigen

Wechseln Sie zu 4 Lagen, sobald Sie ein Netz mit kontrollierter Impedanz, Signale mit schnellen Flanken (<1ns), ein BGA mit hoher Pinzahl, das sich auf 2 Lagen nicht auffächern lässt, oder sehr geringe EMI-Margen haben. Bei langsamen, einfachen Designs reicht eine 2-lagige Leiterplatte mit einer durchgehenden Massefläche in der Regel aus.

Ist eine 3-lagige Leiterplatte möglich?

Antwort anzeigen

In der Regel nicht. Leiterplatten werden normalerweise mit symmetrischen Lagenpaaren verpresst, bei denen obere und untere Lage gemeinsam verarbeitet werden: 2, 4, 6, 8 usw. Ein Design, das „drei Lagen benötigt“, würde als 4-lagige Leiterplatte gefertigt, wobei eine Lage größtenteils ungenutzt bliebe.