HDI-Leiterplatten mit kontrollierter Impedanz für digitale Hochgeschwindigkeitssignale — DDR5, PCIe 5.0, USB4 und 100GbE

Hochgeschwindigkeit beschreibt digitale Signale mit steilen Flanken — DDR5, PCIe 5.0, USB4 —, bei denen die Anstiegszeit und nicht die Taktfrequenz bestimmt, welche Bandbreite die Leiterplatte verzerrungsfrei übertragen muss. Hochfrequenz bezeichnet meist analoge HF- oder Mikrowellensignale mit einer konstanten Trägerfrequenz, bei denen vor allem die Stabilität der Dielektrizitätskonstante des Laminats zählt. Beide Bereiche überschneiden sich bei den Materialien und der kontrollierten Impedanz, doch eine digitale Hochgeschwindigkeitsleiterplatte wird für Einfügedämpfung, Übersprechen und Laufzeitunterschiede über ein breites Spektrum ausgelegt, während eine HF-Leiterplatte auf ein schmales Frequenzband abgestimmt wird. Wir fertigen Leiterplatten für digitale Hochgeschwindigkeitsanwendungen.

Standardmäßig fertigen wir mit einer Impedanztoleranz von 10 %, die für die meisten DDR5- und PCIe-Leiterbahnführungen ausreicht. Wenn das Budget begrenzt ist, können wir auf Anfrage auch mit 7 % oder 5 % fertigen und die engere Toleranz anhand eines TDR-geprüften Impedanz-Prüfcoupons verifizieren, den wir mit dem Los liefern. Das hängt von Leiterbahnbreite, Dicke des Dielektrikums, Kupferdicke und dem Anteil der Toleranz Ihres Lagenaufbaus ab, der bereits für das Design vorgesehen ist — deshalb legen wir die Impedanzanforderungen während der DFM-Analyse und nicht erst nach der Leiterplattenfertigung endgültig fest.

Eine feste Lagenzahl gibt es nicht — sie hängt davon ab, wie viele Referenzebenen für die kontrollierte Impedanz nötig sind und wie die Hochgeschwindigkeitspaare von BGAs und Steckverbindern herausgeführt werden. Ein durchschnittliches DDR5-Modul hat typischerweise 6-8 Lagen; dicht belegte PCIe 5.0- oder 100GbE-Backplanes benötigen häufig 12+ Lagen, weil neben jeder Signallage eine durchgehende Masseebene liegen sollte, um die Induktivität des Rückstrompfads zu verringern. Liegen zwei Signallagen zwischen einer einzigen Referenzebene, nehmen das Übersprechen zu und beide Impedanzen werden beeinträchtigt. Ein HDI-Leiterplattenaufbau ermöglicht viele derselben Vorteile mit weniger Lagen; Microvias ersetzen durchkontaktierte Bohrungen und schaffen Platz für Leiterbahnführungen, den bei einer Leiterplatte mit durchkontaktierten Bohrungen die Mindestabstände um die Vias beanspruchen. Das ist nur ein Grund dafür, dass ein Hochgeschwindigkeitsdesign wahrscheinlich auf HDI umgestellt wird, selbst wenn die Lagenzahl gleich bleibt. Die Lagenzahl wird bei der Prüfung des Lagenaufbaus anhand Ihrer konkreten Impedanzanforderungen festgelegt.

Das hängt mit Datenrate und Länge zusammen. DDR5 mit mäßigen Kanallängen lässt sich in der Regel mit einem Laminat mittlerer Verlustklasse fertigen, während für PCIe 5.0 oder USB4 bei hohen Datenraten meist ein verlustarmes Laminat etwa der Megtron-Klasse nötig ist, um bei den vorgegebenen Längen und Datenraten das erforderliche Einfügedämpfungsbudget einzuhalten; lange 100GbE-Kanäle erfordern häufig extrem verlustarme Typen. Entscheidend ist das Verlustbudget und keine Markenpräferenz — wir wählen das günstigste verfügbare Laminat, mit dem der Kanal die Anforderungen erfüllt und das Ihren gesamten Bedarf abdeckt.

Verwenden Sie kurze, kupfergefüllte Microvias statt langer durchkontaktierter Bohrungen. Dadurch werden die Stichleitungseffekte, die für die meisten Reflexionen bei hohen Datenraten verantwortlich sind, nahezu beseitigt, die Einfügedämpfung sinkt und fein gerasterte BGAs lassen sich anbinden, für die auf einer herkömmlichen Leiterplatte keine Leiterbahnführung möglich ist.

Die Kosten hängen vor allem von der Laminatklasse, der Lagenzahl, den Verpressungszyklen, der vorgegebenen Impedanztoleranz und zusätzlichen Verfahren wie Rückbohren oder dem Einsatz von Impedanz-Prüfcoupons ab. Extrem verlustarme und verlustarme Laminate sind offensichtlich teurer als Standard-FR-4; eine sehr enge Impedanztoleranz erhöht die Prüfausbeute und den Ausschuss. Die Fertigungsdauer steigt mit der Lagenzahl und der Zahl der Verpressungszyklen — Prototypen werden in der Regel deutlich schneller gefertigt als vollständig qualifizierte Lose mit verifizierter Impedanz. In der Regel ergibt die Auslegung eines Lagenaufbaus auf ein festes Verlustbudget und feste Impedanzziele während der DFM-Analyse das kostengünstigste Ergebnis, weil Bauteile für das Leiterplattenlayout nicht unnötig hoch spezifiziert werden.