Contactez PCBark
HDI à impédance contrôlée · Numérique haute vitesse
Circuits imprimés HDI à impédance contrôlée pour le numérique haute vitesse — DDR5, PCIe 5.0, USB4 et 100GbE
Aux temps de montée des signaux DDR5 et PCIe 5.0, le circuit imprimé cesse d’être une simple liaison et devient une ligne de transmission. PCBark conçoit des circuits imprimés HDI haute vitesse à impédance contrôlée, avec des stratifiés à faibles pertes et une vérification de l’intégrité du signal, afin que le canal validé en simulation soit bien celui que vous recevez.
Caractéristiques techniques
Impédance contrôlée
±10% / ±5%
Impédance contrôlée, en standard ou sur demande avec coupon de test TDR
Stratifiés à faibles pertes
À faibles pertes
Stratifiés de classe Megtron et à très faibles pertes tenus en stock
Microvia rempli de cuivre
~100 µm
Microvia rempli de cuivre, rapport d’aspect de 0.75:1
Débit par voie PCIe 5.0
32 GT/s
Débit par voie PCIe 5.0 ; DDR5, USB4 40 Gbps, 100GbE
IPC-6012 classe 3
Classe 3
Fabriqué et contrôlé selon la classe 3 de l’IPC-6012
Expérience en fabrication électronique
16+ ans
Expérience en fabrication électronique, capacité de 500 000 m²/an
01 / Mise en service
Quand les circuits imprimés standard ne suivent plus les signaux haute vitesse
Le problème ne se révèle qu’à la mise en service, pas pendant la conception du schéma. Une liaison négocie un débit inférieur, la marge d’écriture DDR5 disparaît ou une voie PCIe 5.0 présente des erreurs corrigibles qui n’auraient jamais dû se produire, alors que le routage paraissait parfaitement… propre. C’est précisément ce qui rend la surprise possible. Au-delà de quelques Gb/s, le cuivre entre deux broches ressemble à une ligne de transmission et se comporte comme telle : le circuit imprimé commence à atténuer, réfléchir et désynchroniser le signal bien avant qu’il n’atteigne la puce. C’est là qu’un circuit imprimé ordinaire devient un PCB haute vitesse : un circuit conçu pour maîtriser le signal, et pas seulement routé.
02 / Solution structurelle
La solution structurelle
Un circuit imprimé HDI haute vitesse apporte une solution structurelle : les deux principaux mécanismes de défaillance, les pertes et les réflexions, sont pris en charge.
Pertes
Les pertes désignent les « pertes » causées par un diélectrique dont le facteur de dissipation (Df) dissipe progressivement l’énergie du signal sous forme de chaleur. Plus le débit de données augmente, plus ces pertes s’accentuent.
Réflexions
La réflexion signifie « pertes et écho ». L’écho correspond à la réflexion provoquée par toute discontinuité d’« impédance », comme une piste dont l’impédance s’écarte de la cible ou un tronçon résiduel de via qui entre en résonance. La fabrication à impédance contrôlée fixe la géométrie des pistes pour maintenir leur impédance à la valeur cible sur tout le canal ; elle remplace aussi les vias traversants par de courts microvias remplis de cuivre, avec un tronçon résiduel minimal, afin d’éliminer ce mécanisme de perte.
Résultat
Il reste un circuit imprimé qui transmet de façon fiable le temps de montée de vos signaux et préserve leur intégrité à cette vitesse.
03 / Budget et DFM
Un budget de pertes et de réflexions
À vrai dire, cette page de capacités ne présente pas un catalogue de matériaux : elle décrit un budget de pertes et de réflexions. Une liaison DDR5 courte peut respecter ce budget avec un stratifié à pertes intermédiaires et une tolérance d’impédance allant jusqu’à 10 % à l’interface du signal, tandis qu’une interface PCIe 5.0 ou 100GbE sur une plus grande distance exige un stratifié à faibles pertes, une impédance plus faible et un contre-perçage ou des microvias. Sur cette page, puis lors de notre analyse DFM, nous cherchons simplement la solution la moins chère qui permette encore à votre liaison de fonctionner. Inutile de vous orienter vers un circuit imprimé coûteux dont vous n’avez pas besoin.
01 / Capacités
Capacités de PCBark en HDI haute vitesse — impédance, structures de microvias et nombre de couches
Sur une page de capacités, ce qui compte pour un ingénieur matériel, ce sont les chiffres. Ils indiquent ce que notre ligne de production peut réellement tenir et ce que nous vérifierons lors de l’analyse DFM. Le tableau ci-dessous présente la plage de fabrication réelle de notre ligne de circuits imprimés haute vitesse à impédance contrôlée ; les résultats possibles pour votre circuit dépendront, bien entendu, de paramètres tels que l’épaisseur du cuivre, l’épaisseur du diélectrique, l’empilement des couches et le nombre de couches. Nous fixons ces valeurs pendant la conception, pas au moyen d’une formule accrocheuse sur cette page. Veillez à comparer les offres à la colonne de droite ci-dessous, qui constitue la base de référence, et non à une valeur « maximale possible ».
| Paramètre | Capacité | Référence |
|---|---|---|
| Tolérance d’impédance contrôlée | ±10 % en standard ; ±7 % / ±5 % sur demande | IPC-2141 / vérification par coupon de test TDR |
| Impédances cibles | 50 Ω en mode asymétrique, 90 / 100 Ω en mode différentiel, valeur personnalisée | Confirmé lors de l’analyse DFM |
| Microvia | Microvias empilés et décalés, remplis de cuivre, ~100 µm, rapport d’aspect de 0.75:1 | IPC-2226 / IPC-6012 |
| Largeur de piste / espacement | Jusqu’à ~75 µm pour les fabrications avancées | Confirmé lors de l’analyse DFM |
| Maîtrise du tronçon résiduel des vias | Contre-perçage aux transitions traversantes ; microvias dans la zone HDI | Procédé PCBark |
| Stratifiés | FR-4 à Tg élevée, à pertes intermédiaires, à faibles pertes (classe Megtron) et à très faibles pertes | Fiches techniques des fabricants |
| Classe de fiabilité | Fabriqué et contrôlé selon la classe 3 de l’IPC-6012 | IPC-6012 |
| Vérification | Coupon de test d’impédance TDR, analyse de l’intégrité du signal lors de l’analyse DFM | En interne chez PCBark |
02 / Note technique
Pourquoi les microvias comptent à haute vitesse
Le tronçon résiduel d’un via peut, sans bruit, compromettre un canal haute vitesse. Lorsqu’un signal passe d’une couche externe à une couche interne par un long via traversant métallisé, la portion inutilisée du trou forme un tronçon résiduel. Celui-ci entre en résonance à une fréquence déterminée par sa longueur, en plein dans la bande occupée par un canal PCIe 5.0 ou 100GbE. Nous l’éliminons de deux façons. Dans la zone HDI, nous utilisons des microvias remplis de cuivre : courts par nature et presque dépourvus de tronçon résiduel, ils permettent une transition verticale sans réflexion. Là où des vias traversants restent nécessaires, par exemple sur un fond de panier épais, nous contre-perçons la portion inutilisée du fût après métallisation. Le tronçon résiduel devient alors trop court pour entrer en résonance aux fréquences concernées. Les deux méthodes répondent au même phénomène physique : à haute vitesse, chaque discontinuité d’impédance agit comme un miroir partiel pour le signal ; un via non maîtrisé est le plus grand miroir de tout le circuit imprimé. Nos microvias empilés raccourcissent aussi les interconnexions, ce qui réduit les pertes d’insertion tout en augmentant la densité. Les microvias empilés et remplis comme le contre-perçage ajoutent des étapes de fabrication et donc un coût ; nous ne supportons ce surcoût que lorsqu’un canal en a besoin, plutôt que d’appliquer systématiquement un « supplément haute vitesse ». Si le besoin principal est la densité maximale d’interconnexion plutôt que la réduction des pertes du canal, comme pour un BGA à pas fin qu’il est impossible de sortir autrement, il s’agit d’une fabrication HDI à vias entre toutes les couches, présentée sur une page distincte.
03 / Profil de l’acheteur
Profil de l’acheteur — ingénierie et achats
Chaque structure décrite ci-dessus correspond directement à un poste du devis. Nous indiquons donc une tolérance standard de 10 % sans mettre en avant les 5 % : la plupart des liaisons DDR5 et des routages PCIe courts fonctionnent correctement avec la première, et beaucoup d’acheteurs paient finalement pour les 5 % sans en avoir besoin. C’est souvent la principale source de surcoût pour les circuits imprimés haute vitesse. Envoyez-nous votre demande de devis : l’impédance requise, le débit de données et la longueur maximale du canal nous permettront de déterminer le stratifié et la stratégie de vias réellement nécessaires.
01 / Choix du matériau
Choix d’un stratifié à faibles pertes — FR-4, Megtron ou Rogers pour DDR5, PCIe 5.0 et USB4
Pour un circuit imprimé haute vitesse, le choix du matériau revient à exprimer le budget de pertes en coût. Nous nous appuyons sur la constante diélectrique (Dk) et le facteur de dissipation (Df) du stratifié choisi, qui caractérisent l’atténuation du signal sur la longueur du canal ; à mesure que Df diminue, le coût et la valeur augmentent. Pour vous guider, ce tableau associe les classes de stratifiés aux types d’interfaces auxquels elles conviennent généralement. Les chiffres entre parenthèses correspondent aux plages publiées dans les fiches techniques des fournisseurs, et le choix de la qualité optimale dépend autant de la longueur du canal que du débit de données. Les liaisons courtes tolèrent un matériau moins coûteux mais plus dissipatif ; les longues liaisons, non.
| Classe de stratifié | Dk / Df typiques (à des fréquences en GHz) | Applications adaptées | Quand choisir la classe supérieure |
|---|---|---|---|
| FR-4 à Tg élevée | Dk ~4,2–4,5 / Df ~0.02 | Numérique à plus faible débit, liaisons courtes de classe DDR4 | Les pertes réduisent l’ouverture du diagramme de l’œil aux débits DDR5 / PCIe |
| À pertes intermédiaires | Dk ~3,7–3,9 / Df ~0,008–0,012 | DDR5 sur des canaux courts à moyennement longs | La longueur ou le débit du canal fait dépasser le budget de pertes |
| À faibles pertes (classe Megtron) | Dk ~3,4–3,7 / Df ~0,002–0,004 | PCIe 5.0 (32 GT/s), USB4 (40 Gbps), liaisons 100GbE plus courtes | Canaux très longs à haut débit |
| À très faibles pertes | Dk ~3,0–3,4 / Df ~0,001–0,002 | Longs canaux 100GbE / de classe 112G, fonds de panier à faible gigue | C’est la limite supérieure des matériaux à faibles pertes pour le numérique |
02 / Réalité technique
Df plutôt que Dk, et rugosité du cuivre
D’abord, sur un canal numérique, Df compte bien plus que Dk : Dk détermine surtout l’impédance visée pour votre conception DDR5, tandis que Df détermine l’énergie perdue par pouce. Ainsi, lorsqu’une personne demande un « circuit Rogers » pour une conception DDR5, la vraie question est de savoir si elle vise une valeur de pertes précise ou si elle a simplement entendu ce nom. Les stratifiés Rogers sont assurément nécessaires en RF et en hyperfréquences pour la stabilité de Dk selon la fréquence. Toutefois, pour un canal numérique haute vitesse, le moyen le moins cher d’atteindre la valeur de pertes visée sera probablement un matériau thermodurcissable tel que Panasonic Megtron 6 ou un matériau équivalent de classe Megtron, qui se travaille également plus facilement.
Ensuite, la rugosité du cuivre accroît discrètement les pertes à haute fréquence, car le signal circule à la surface du conducteur. Une fabrication à faibles pertes associe donc le stratifié à une feuille de cuivre à faible teneur en cuivre ; cette association doit figurer dans les spécifications du circuit imprimé, et non être envisagée après coup. Dans la zone de pliage d’un circuit imprimé rigide-flexible haute vitesse, l’élément dynamique se trouve sur une couche, tandis que la zone HDI rigide porte le routage à impédance contrôlée. La jonction entre ces deux zones, avec un préimprégné, constituera une connexion routée de façon contrôlée et intégrée à l’empilement des couches prévu lors de l’analyse DFM.
03 / Conseil aux acheteurs
Conseil aux acheteurs — spécifier le matériau sans dépenser trop
Ne spécifiez jamais d’abord un stratifié ; spécifiez toujours le canal. Indiquez-nous le débit de données, la longueur électrique maximale, l’impédance visée et la couche souhaitée. Le modèle de pertes nous permettra alors de trouver le stratifié le moins cher qui convienne réellement. J’ai vu des conceptions DDR5 spécifiées avec un matériau à très faibles pertes alors qu’un matériau à pertes intermédiaires aurait suffi, et des fonds de panier PCIe 5.0 spécifiés en FR-4 alors qu’ils n’avaient aucune chance de fonctionner. Le choix du matériau d’un circuit imprimé devrait faire l’objet d’une analyse DFM avant même de définir l’empilement des couches.
01 / Les données
Circuit imprimé HDI à impédance contrôlée ou circuit imprimé multicouche standard — les données
Les brochures distinguent le haut, le moyen et le bas de gamme ; ce circuit imprimé exige une impédance contrôlée. Sur cette page, la distinction entre haut, moyen et bas de gamme n’a pas lieu d’être : seul compte le fait que votre circuit permette ou non au canal de fonctionner. Ci-dessous, une même conception DDR5 est fabriquée de deux façons — en circuit imprimé multicouche standard avec des trous traversants percés de manière classique, puis en circuit HDI à impédance contrôlée — et comparée selon les paramètres qui déterminent réellement le bon fonctionnement du canal.
| Paramètre | Circuit imprimé multicouche standard | Circuit imprimé HDI à impédance contrôlée |
|---|---|---|
| Tolérance d’impédance tenue | Souvent non contrôlée ou de ±15–20 % | ±10 % en standard, ±5 % sur demande |
| Transition verticale | Trou traversant métallisé + tronçon résiduel | Microvia rempli de cuivre / trou traversant métallisé contre-percé |
| Résonance du tronçon résiduel d’un via | Dans la bande des canaux haute vitesse | Supprimée (microvia) ou déplacée hors bande (contre-perçage) |
| Pertes d’insertion aux fréquences en GHz | Plus élevées (FR-4 + tronçon résiduel) | Plus faibles (stratifié à faibles pertes + via court) |
| Pas BGA minimal routable | ~0,8 mm | ≤0,4 mm |
| Nombre de couches pour une même sortie des connexions | Plus élevé | Plus faible (densité des microvias) |
| Vérification de l’intégrité du signal | Rarement fournie | Coupon de test TDR + analyse de l’intégrité du signal lors de l’analyse DFM |
| Coût de fabrication relatif | Le plus faible | Plus élevé, compensé par le rendement et la réduction des reprises de conception |
02 / Coûts réels
Les coûts réels
Les coûts réels : produire un circuit imprimé à impédance contrôlée revient plus cher en raison du prix des stratifiés à faibles pertes, des microvias remplis de cuivre et des mesures d’impédance. Le coût unitaire ne tient pas compte du coût total d’un échec. Pour un produit haute vitesse, une nouvelle itération de conception peut coûter un ordre de grandeur de plus que le circuit initial, si l’on compte le retard du calendrier ainsi que la refabrication et le réassemblage de tous les circuits imprimés.
Estimation fondée sur la structure de coûts habituelle du développement haute vitesse (temps d’ingénierie + nouvelle fabrication + nouvel assemblage de cartes électroniques). Vos chiffres dépendent du volume et du calendrier du programme ; nous n’avançons aucun pourcentage fixe.
Vous ne savez pas si votre canal exige une structure HDI ou seulement un contre-perçage ?
Obtenez une comparaison des stratégies de fabrication pour votre empilement des couches →01 / Intégrité du signal
Ingénierie de l’intégrité du signal — simulation, coupons de test d’impédance et validation dès la première fabrication
De nombreux fabricants de circuits imprimés affirment pouvoir produire un circuit conforme aux spécifications ; ce qui coûte cher aux projets, c’est de ne pas avoir vérifié l’intégrité du routage, notamment son impédance. Nous réduisons ce risque en vérifiant l’intégrité du signal lors de l’analyse DFM, plutôt qu’en la garantissant. Si un défaut apparaît, il peut être corrigé tôt dans le processus, de façon simple et économique, au lieu d’être découvert lors de la mise en service et traité plus tard.
Analyse de l’impédance et des pertes
Avant la préparation des outillages, nous examinons vos impédances cibles et le budget de pertes de l’interface. Nous pouvons ainsi signaler, tant que la correction reste peu coûteuse, toute piste qui ne peut pas tenir l’impédance différentielle requise de 100 ohms sur la couche prévue.
Modélisation, comparaison et plans de référence
Nous modélisons les pistes à impédance contrôlée et comparons leurs valeurs à vos objectifs. Nous signalons les risques de pertes d’insertion et de diaphonie sur les paires haute vitesse, puis confirmons la disposition des plans de référence, avec un plan de masse continu adjacent à chaque couche de signal.
Vérification de cohérence du canal avec les spécifications
Pour les canaux à haut débit, nous vérifions la cohérence des pertes par réflexion et de la marge d’ouverture du diagramme de l’œil attendues avec les spécifications d’interface applicables — temporisation DDR5, pertes de canal PCIe 5.0, budgets USB4 ou 100GbE — afin que le circuit imprimé soit livré avec un canal garanti pour la charge prévue.
02 / Note technique
Le coupon de test d’impédance fait foi
Un coupon de test d’impédance — petite structure reproduisant la géométrie des pistes et leur affectation aux couches de vos circuits imprimés, placée sur le même panneau de fabrication — est mesuré après fabrication au réflectomètre temporel (TDR). Cette méthode envoie un front de signal dans la piste et déduit du signal réfléchi l’impédance obtenue, mesurée en plusieurs points sur la longueur de la piste ; le profil de réflexion du canal détermine le niveau de détail point par point. Cette mesure atteste la conformité de la fabrication et accompagne le lot de circuits terminés. Pourquoi les coupons de test comptent-ils ? Parce que l’impédance dépend de la largeur des pistes, de l’épaisseur du diélectrique et de celle du cuivre, trois paramètres qui s’écartent toujours quelque peu de leur valeur cible pendant la fabrication, dans les limites des tolérances. Ce que l’empilement des couches est censé produire est une chose ; ce qu’il a réellement produit en est une autre. Sur un projet haute vitesse, c’est cette dernière mesure qui évite un débogage long et pénible, où le circuit imprimé, le connecteur et la puce deviennent tous suspects à la fois.
01 / Résultats par application
Résultats par application — performances des fabrications DDR5, PCIe 5.0, USB4 et 100GbE
Les interfaces qui nécessitent une fabrication HDI haute vitesse ont surtout un point commun : le budget du canal est si serré que le circuit imprimé ne peut plus être considéré comme un simple intermédiaire passif ; il fait partie du trajet du signal. Le tableau ci-contre associe chaque exigence d’interface aux caractéristiques de fabrication correspondantes ; ci-dessous, nous présentons les résultats obtenus sous forme de plages générales plutôt que de valeurs publicitaires isolées.
| Interface | Débit approximatif | Classe de stratifié habituelle | Caractéristiques de fabrication |
|---|---|---|---|
| DDR5 | jusqu’à 6400+ MT/s | De pertes intermédiaires à faibles pertes | Appariement précis des longueurs, impédance à ±10 %, diaphonie maîtrisée |
| PCIe 5.0 | 32 GT/s par voie | À faibles pertes | Contre-perçage / microvia, impédance différentielle de 85–100 Ω tenue avec précision, faibles pertes d’insertion |
| USB4 | 40 Gbps | À faibles pertes | Paires différentielles, transitions courtes avec peu de tronçon résiduel |
| 100GbE | 25G/voie NRZ · 50G/voie PAM4 | De faibles à très faibles pertes | Stratifié à très faibles pertes, contre-perçage, cuivre lisse |
02 / Résultats de fabrication
Résultats par interface
Serveur / Mémoire — marge DDR5
Rétablir la marge d’écriture DDR5 sur un circuit imprimé mémoire dense
Une conception destinée à un serveur avait perdu sa marge d’écriture sur les voies d’octets les plus longues. En cause : des tronçons résiduels de vias dont la résonance tombait dans la bande des voies de données, ainsi qu’une impédance cible trop stricte que l’empilement des couches initial ne pouvait pas tenir sur les couches requises. Le passage à un circuit imprimé HDI à impédance contrôlée a transféré les transitions critiques vers des microvias, permettant de tenir les impédances cibles asymétriques et différentielles dans une tolérance de 10 %, confirmée par des mesures sur coupons de test.
±10 %Impédance tenue, vérifiée par TDR
MicroviaTronçon résiduel supprimé sur les voies de données
6400+Débit cible DDR5 en MT/s
Réseau — PCIe 5.0 / Fond de panier
Faire fonctionner un canal PCIe 5.0 sur un long fond de panier
Une plateforme réseau devait fonctionner en PCIe 5.0 à 32 GT/s, sur une distance où les seules pertes d’insertion du FR-4 auraient refermé le diagramme de l’œil. Un stratifié à faibles pertes, des transitions traversantes contre-percées pour éviter la résonance des tronçons résiduels dans la bande et des tolérances d’impédance serrées sur les voies haute vitesse ont permis d’atteindre les performances requises du canal. Cette fabrication a été validée par rapport au budget de pertes de l’interface concernée lors de l’analyse DFM, et pas seulement à la mise en service.
32 GT/sDébit par voie PCIe 5.0
Contre-perçageRésonance du tronçon résiduel supprimée
À faibles pertesStratifié permettant de respecter le budget de pertes
Entrées-sorties haute vitesse — USB4 / 100GbE
Préserver l’ouverture du diagramme de l’œil sur un circuit imprimé d’entrées-sorties USB4 à 40 Gbps et 100GbE
Ce circuit imprimé à haute vitesse, qui transportait des signaux USB4 à 40 Gbps et comportait aussi des voies 100 Gbbe, exigeait des paires différentielles intactes et de faibles pertes sur ses longs canaux Ethernet. Un stratifié à faibles ou très faibles pertes, doté d’un cuivre plus lisse pour réduire les pertes liées à la rugosité des conducteurs, associé à des transitions USB4 courtes avec peu de tronçons résiduels, a contribué à limiter les problèmes, tout comme l’analyse de l’intégrité du signal sur les voies à haut débit avant la préparation de l’outillage de production.
40 GbpsPaires différentielles USB4
Cuivre lissePertes dues à la rugosité des conducteurs réduites
Analyse de l’intégrité du signalAvant la préparation de l’outillage
01 / Conformité qualité
Certifications et conformité qualité
La plupart des défauts des circuits imprimés à haute vitesse échappent à l’œil nu et nécessitent des mesures et des contrôles, au-delà d’un simple examen visuel. À cette fin, PCBark applique les référentiels suivants, effectue les contrôles correspondants et certifie la conformité. Avant de poursuivre, demandez le numéro et les dates du certificat correspondant à votre projet.
02 / Normes
Normes et référentiels
IPC-6012 classe 3
Performances et qualification des circuits imprimés rigides de haute fiabilité
IPC-2226
Norme de conception HDI — structures de microvias
IPC-2141
Référentiel de conception à impédance contrôlée
ISO 9001
Système de management de la qualité
Coupon de test TDR
Impédance vérifiée pour chaque lot
Les acheteurs de circuits imprimés à haute vitesse s’intéressent à la classe 3, car elle correspond au niveau d’acceptation le plus élevé et impose les tolérances les plus strictes sur les défauts de perçage et de métallisation, qui peuvent provoquer des défaillances intermittentes à haute vitesse. Associé à un coupon de mesure d’impédance et à une fabrication HDI conforme à IPC-2226, le processus de certification prouve réellement que le canal conçu a été fabriqué, au lieu de se contenter de le documenter.
01 / Guide d’achat
Guide d’achat — Facteurs de coût, délais et assistance DFM
Lorsqu’un circuit imprimé HDI conçu pour la haute vitesse arrive au service des achats, les raisons de ce choix de conception sont généralement établies : les questions restantes portent sur la valeur, le délai et les risques de conception à détecter pendant la fabrication, ainsi que sur les coûts, le calendrier et les modifications qui améliorent le retour sur investissement. Voici les véritables facteurs du prix d’un circuit HDI à haute vitesse, classés du plus influent au moins influent.
02 / Facteurs de coût
Facteurs de coût, par ordre d’importance
-
Qualité du stratifié
Les matériaux à faibles ou très faibles pertes coûtent plus cher que le FR-4 ; la qualité adaptée est la moins chère qui respecte le budget de pertes correspondant à la longueur de votre canal.
-
Nombre de couches et cycles de lamination
Chaque cycle de lamination séquentielle répète les étapes de pressage, de perçage, de métallisation et d’imagerie. Obtenir la même répartition des connexions sur moins de couches grâce au HDI peut compenser le coût de ces cycles.
-
Tolérance d’impédance
±10 % est la norme ; ±7 % ou ±5 % entraînent davantage d’essais, de travail sur les coupons et de rebuts. Indiquez la tolérance nécessaire à l’interface, pas la plus stricte disponible.
-
Procédés supplémentaires
Le contre-perçage, les microvias empilés remplis de cuivre et les feuilles de cuivre plus lisses ajoutent chacun des étapes — à prévoir là où le canal en a besoin.
03 / Conseil aux acheteurs
Conseils aux acheteurs
Pour demander un devis, transmettez vos fichiers Gerber ou vos fichiers de conception natifs Altium, ainsi que le débit de données, la longueur du canal, l’impédance visée et le nombre de couches prévu ; nous établirons un devis pour la fabrication du circuit imprimé à haute vitesse dont vous avez réellement besoin.
Vous souhaitez définir le périmètre d’une fabrication HDI à haute vitesse ?
Demandez un devis avec analyse DFM et contrôle de l’impédance gratuits →01 / Ressources de conception
Ressources de conception haute vitesse
Calculateur d’impédance contrôlée
Examinez vos paramètres d’impédance contrôlée.
Sélecteur de stratifiés pour la haute vitesse
Trouvez une catégorie de stratifié adaptée à votre canal.
Estimateur du budget de pertes d’insertion
Estimez le budget de pertes de votre canal.
Comparatif des stratifiés pour la haute vitesse
Comparez les catégories de stratifiés côte à côte.
Les clients et PCBark
Nos clients aux côtés de PCBark
01 / FAQ
Questions fréquentes
Quelle différence y a-t-il entre un circuit imprimé à haute vitesse et un circuit imprimé haute fréquence ?
La haute vitesse désigne les signaux numériques aux fronts rapides — DDR5, PCIe 5.0, USB4 — pour lesquels le temps de montée, et non la fréquence d’horloge, détermine la bande passante que le circuit imprimé doit transmettre sans déformation. La haute fréquence désigne généralement les signaux radiofréquences analogiques ou les micro-ondes à fréquence porteuse stable, pour lesquels la stabilité de la constante diélectrique du stratifié est déterminante. Ces deux domaines partagent certains matériaux et le recours à l’impédance contrôlée, mais un circuit numérique à haute vitesse est conçu en fonction des pertes d’insertion, de la diaphonie et du décalage temporel sur un large spectre, tandis qu’un circuit RF est adapté à une bande étroite. Les circuits imprimés que nous fabriquons relèvent du numérique à haute vitesse.
Quelle tolérance d’impédance pouvez-vous respecter sur les circuits imprimés HDI à impédance contrôlée ?
Notre tolérance standard d’impédance contrôlée est de 10 %, ce qui convient à la plupart des routages DDR5 et PCIe. Si le budget constitue une contrainte, nous pouvons fabriquer à 7 % ou à 5 % sur demande, en vérifiant cette impédance plus stricte à l’aide d’un coupon testé par réflectométrie TDR, fourni avec le lot. Cela dépend de la largeur des pistes, de l’épaisseur du diélectrique, de l’épaisseur du cuivre et de la part de la tolérance de votre empilement des couches déjà affectée à la conception ; c’est pourquoi nous arrêtons les exigences d’impédance lors de l’analyse DFM, avant la fabrication.
De combien de couches un circuit imprimé DDR5 ou PCIe 5.0 a-t-il besoin ?
Il n’existe pas de nombre fixe : le nombre de couches dépend des plans de référence nécessaires à l’impédance contrôlée et de la façon dont les paires à haute vitesse sont distribuées depuis les BGA et les connecteurs. Un module DDR5 courant comporte généralement 6-8 couches ; les fonds de panier PCIe 5.0 ou 100GbE denses en comptent souvent 12+, car chaque couche de signaux a besoin d’un plan de masse continu adjacent pour réduire l’inductance du chemin de retour. Placez deux couches de signaux entre les mêmes plans et la diaphonie augmente, tandis que les deux impédances se dégradent. La fabrication HDI permet d’obtenir bon nombre des mêmes avantages avec moins de couches ; les microvias remplacent les trous métallisés traversants et libèrent des passages de pistes que les espacements autour des vias d’interconnexion occupent sur un circuit à montage traversant. Ce n’est qu’une des raisons pour lesquelles une conception à haute vitesse adoptera probablement le HDI, même si le nombre de couches ne change pas. Le nombre de couches est défini lors de l’examen de l’empilement des couches, selon vos exigences d’impédance précises.
Quel stratifié choisir pour DDR5, PCIe 5.0 ou USB4 ?
Cela dépend du débit de données et de la longueur du canal. Pour des longueurs modérées, le DDR5 peut généralement être fabriqué avec un stratifié à pertes intermédiaires, tandis que le PCIe 5.0 ou l’USB4 à haute vitesse nécessitent généralement un stratifié à faibles pertes, comme un produit de la gamme Megtron, pour respecter le budget de pertes d’insertion imposé par les longueurs et les débits spécifiés ; les longs canaux 100GbE exigent souvent des matériaux à très faibles pertes. En réalité, c’est le budget de pertes qui prime, pas la préférence pour une marque : nous choisirons le stratifié disponible le moins cher qui respecte le budget du canal et répond à tous vos besoins.
Quels avantages le HDI apporte-t-il par rapport à un circuit imprimé multicouche standard pour les signaux numériques à haute vitesse ?
Utilisez des microvias courts remplis de cuivre à la place de longs trous métallisés traversants. Cela élimine presque les effets des tronçons résiduels à l’origine de la plupart des réflexions à haute vitesse, réduit les pertes d’insertion et permet de router des BGA à pas fin qu’un circuit imprimé classique ne peut pas accueillir.
Quels sont les principaux facteurs de coût et les délais des circuits imprimés HDI à haute vitesse ?
Le coût dépend principalement de la qualité du stratifié, du nombre de couches, des cycles de lamination, de la tolérance d’impédance spécifiée et des procédés supplémentaires, comme le contre-perçage ou l’ajout de coupons de mesure d’impédance. Les stratifiés à faibles ou très faibles pertes sont évidemment plus chers que le FR-4 standard ; une tolérance d’impédance très stricte augmente le rendement des essais et les rebuts. Le délai de fabrication augmente avec le nombre de couches et les cycles de lamination : les prototypes sont généralement fabriqués beaucoup plus vite que les lots entièrement qualifiés dont l’impédance est vérifiée. En règle générale, définir l’empilement des couches selon un budget de pertes et des cibles d’impédance fixes lors de l’analyse DFM permet d’obtenir le meilleur rapport coût-efficacité en évitant de surdimensionner les composants nécessaires à l’implantation du circuit imprimé.
Dernière étape / Demander un devis
Faites fabriquer votre circuit imprimé HDI à haute vitesse correctement dès la première fois
Indiquez-nous simplement la longueur du canal, le débit de données, l’impédance visée et le nombre de couches souhaité. Nous examinerons les empilements des couches, déterminerons un stratifié économique qui respecte votre budget et établirons un devis pour un circuit imprimé HDI à impédance contrôlée comprenant une vérification de l’impédance. Nous nous appuyons sur plus de 16 ans d’expérience dans la fabrication de circuits imprimés à haute vitesse pour garantir que votre canal respecte bien son budget de pertes.
- Longueur du canal
- Débit de données
- Impédance visée
- Nombre de couches prévu
Transmettez les quatre informations ci-dessus — nous vous remettrons un devis prêt pour la fabrication.
Demander un devis pour un circuit HDI à haute vitesse →Analyse DFM et contrôle de l’impédance inclus dans chaque devis de circuit HDI à haute vitesse.
