Como projetar um PCB de 32-42 camadas: stackup, vias e integridade de sinal

Um PCB de 32-42 camadas é uma placa multicamadas com número extremamente alto de camadas, projetada para aplicações em que 16-24 camadas não comportam a densidade de sinais necessária — backplanes de servidores HPC/IA, placas de linha de telecomunicações 400G-800G e sistemas aeroespaciais e de defesa. Trabalhar nessa faixa exige laminação sequencial, estratégia para vias cegas e enterradas e impedância controlada com rigor. Isso não significa que a placa seja automaticamente melhor do que uma com menos camadas quando o projeto não precisa desse nível.

Este guia é voltado a engenheiros de projeto, não a profissionais de compras. Se você quer encontrar um fabricante de PCBs e entender como confirmar seus equipamentos, certificações e preços, essa é uma tarefa diferente do projeto de stackup de PCB. Este guia se concentra nas decisões de planejamento do stackup, projeto de vias e integridade de sinal tomadas antes de qualquer arquivo Gerber sair da sua mesa para produção.

O que é um PCB de 32-42 camadas e onde ele é realmente usado?

Uma placa com 32-42 camadas individuais de cobre unidas por material dielétrico entre cada par é chamada de PCB de 32-42 camadas. Essa é a faixa mais alta de PCBs multicamadas, muito acima das 4-16 camadas usadas em eletrônicos de consumo e das 16-24 camadas comuns em placas de linha de equipamentos de rede e sistemas de controle industrial.

As aplicações se dividem em quatro categorias principais: placas backplane de servidores para computação de alto desempenho (HPC) e aceleradores de inteligência artificial (IA), que exigem densidade de roteamento muito alta para várias interfaces de memória HBM e conexões entre chips; placas de linha para switches e roteadores de telecomunicações 400G/800G, com suporte a vários canais SerDes PAM4 de 112 Gbps; sistemas aeroespaciais e de defesa — como os abordados no Guia de projeto de PCB de alta velocidade da NASA — incluindo placas de processamento de sinais de radar e computadores aviônicos; e equipamentos avançados de diagnóstico por imagem, como subsistemas de aquisição de dados para CT e MRI. O que essas quatro aplicações têm em comum não é uma necessidade genérica de mais camadas, mas uma combinação específica de fatores: encapsulamentos BGA com alta contagem de pinos (normalmente 1.500+ pinos), várias interfaces diferenciais de alta velocidade, cada uma exigindo seu próprio plano de referência, e um sistema de alimentação com mais trilhos de tensão independentes do que um stackup com menos camadas consegue acomodar adequadamente.

Essa disciplina de empilhamento de camadas se aplica a backplanes de HPC/IA, infraestrutura de telecomunicações e sistemas aeroespaciais. O que muda entre eles são os requisitos de qualificação, não os princípios físicos de registro, folhas de cobre e camadas dielétricas unidas sob calor e pressão. Antes de se comprometer com um projeto completo de 32-42 camadas, a maioria das equipes de engenharia solicita protótipos de PCB com menos camadas, tanto para validar o esquema elétrico quanto para confirmar se as capacidades declaradas pelo possível fabricante de PCBs em distribuição de energia e controle de processo correspondem ao que a ficha técnica informa. É fácil declarar capacidade de fabricação de precisão; verificá-la é mais difícil sem uma placa física em mãos.

Você realmente precisa de 32-42 camadas? O limite de necessidade em 3 perguntas

O limite de necessidade em 3 perguntas funciona como um filtro: a contagem de pinos do seu BGA, a contagem de interfaces diferenciais ou a quantidade de trilhos de alimentação independentes, considerados separadamente, ultrapassam o que um stackup de 16-24 camadas comporta com um plano de referência adequado para cada camada de sinal? Se a resposta às três perguntas for “não”, uma placa com menos camadas e dimensionada corretamente será melhor do que uma placa de 32-42 camadas com especificações excessivas em termos de custo, prazo e — talvez contraintuitivamente — confiabilidade, pois cada novo ciclo de laminação traz risco de desvio de registro.

Dois fabricantes independentes confirmam esse risco fundamental sem que um tenha perguntado ao outro. Um deles comenta: “Quando o número de camadas ultrapassa 30, o rendimento pode cair drasticamente, aumentando o custo total”. São as palavras diretas de alguém que ganha a vida fabricando placas, e não uma peça publicitária de fornecedor. Um estudo separado sobre precisão de registro da Missouri University of Science and Technology afirma: “O registro inadequado entre camadas em placas com muitas camadas… pode causar curtos nas camadas internas, redução do anel anular, ruptura da via, desvio de impedância e perda de rendimento”. É a mesma sequência de falhas, descrita de outra forma: um desvio de algumas dezenas de micrômetros em relação ao alvo já é suficiente.

Isso não significa que você não deva escolher essa faixa quando realmente precisar dela; significa apenas que vale responder às três perguntas antes de se comprometer. Tenho um exemplo real, relatado por um engenheiro em atividade, de como isso acontece na prática: um projetista disse que a placa começou com 2 camadas e chegou a 14 ao longo da vida útil de um produto que durou alguns anos. Nesse período, a velocidade aumentou de 6MHz para 133MHz, e a largura das trilhas caiu de 12 mil para 4 mil. A equipe aumentou o número de camadas conforme a necessidade, em vez de começar com um valor excessivo. As curvas de custo seguem uma trajetória exponencial semelhante: dados de fabricação disponíveis publicamente indicam que um PCB de 32 camadas pode custar entre 12x e 18x o preço de uma placa básica de 2 camadas (ordem de grandeza aproximada, não é uma cotação real; solicite uma cotação específica para o seu stackup). Esse aumento se acentua, em vez de continuar de maneira constante, quando se ultrapassam aproximadamente 30 camadas, devido ao custo dos materiais de baixa perda, ao número de ciclos de laminação e a outros fatores.

Como planejar o stackup: distribuição dos pares de planos e simetria

Depois que o limite de necessidade confirma que esse número de camadas é necessário, o planejamento do stackup começa pela distribuição dos pares de planos, e não pelo número total de camadas — o mesmo princípio de adjacência entre planos apresentado no Guia de projeto de PCB de alta velocidade da NASA. Cada camada de sinal precisa ter um plano de referência adjacente. Se o plano de referência estiver a mais de duas camadas de distância, a integridade de sinal provavelmente será inadequada e a placa poderá reprovar em testes de EMC, independentemente do número total de camadas do PCB. Em geral, o planejamento segue estas etapas: primeiro, definir pares de planos de alimentação e terra próximos às camadas com os sinais de maior velocidade; depois, distribuir as camadas de sinal entre esses pares para que nenhuma fique a mais de uma camada do respectivo plano de referência; por fim, inserir os sinais de menor velocidade e as alimentações secundárias nas camadas restantes.

Use o medidor de margem de registro para definir as tolerâncias: um documento oficial de capacidade de processo de fabricante de PCBs indica um registro entre camadas de até ±35µm. Use esse valor como referência ao pedir “tolerância apertada” a um fabricante. O valor específico e documentado de ±35µm é significativamente mais apertado do que a “regra prática” de 5-mil (0,127mm) que muitos aplicam a PCBs de 50 camadas ou mais. Essa última medida também é apenas uma regra prática do setor, não um parâmetro de referência padronizado de forma independente. Portanto, trate os ±35µm como o valor a verificar com cada fabricante, não como base para comparar proporções. Cada ciclo adicional de laminação sequencial consome parte da tolerância, o que torna o equilíbrio na distribuição do cobre um fator importante, além do número de camadas. A distribuição desigual do cobre causa expansão diferencial e, por consequência, empenamento durante a prensagem a quente. Isso pode deformar fisicamente o PCB, algo que só aparece depois da montagem.

Segundo o guia de um fornecedor de EDA voltado a engenheiros de projeto, errar o stackup nessa etapa inicial é “um dos erros mais comuns que levam a falhas de fabricação e rejeições”. Revisar o projeto no software sai muito mais barato do que fazer alterações depois da primeira fabricação da placa.

Vias HDI: o espectro de estratégias para vias

Vias cegas, enterradas e no pad existem para resolver um único problema: em placas que usam apenas vias PTH, as vias atravessam todo o stackup e ocupam desnecessariamente recursos de roteamento nas camadas que não são usadas. Nos fóruns, engenheiros que projetam placas concordam de modo geral que vias cegas e enterradas só são necessárias quando a densidade de componentes e o espaço disponível exigem seu uso — elas não devem ser adotadas como padrão. No espectro de estratégias para vias, da opção mais simples à mais complexa, a mais barata é a via passante, que causa a maior perda de capacidade de roteamento. Já a via cega conecta uma camada externa a uma ou mais camadas internas; a via enterrada conecta apenas camadas internas; e a via no pad preenchida com cobre pode facilitar o roteamento em pads BGA muito próximos entre si. A abordagem de redução de pads descrita na patente US9711441B2, concedida para reduzir o pad PTH e permitir o roteamento no núcleo, é um exemplo documentado de como contornar exatamente essa compensação.

O que são vias cegas e enterradas em um PCB?

Vias cegas conectam uma camada externa a uma ou mais camadas internas sem atravessar toda a placa; vias enterradas conectam duas ou mais camadas internas sem chegar a nenhuma camada externa. Ambas ajudam a recuperar caminhos de roteamento que, de outra forma, não estariam disponíveis nas camadas que atravessam. Esse problema pode surgir quando se usa uma via PTH em um BGA com muitos pinos e o espaço para o roteamento de escape é limitado.

Antes de especificar qualquer tipo de via, calcule a relação de aspecto, que corresponde à profundidade de furação dividida pelo diâmetro final do furo. Considere os valores mínimos documentados típicos de “capacidade para 32-42 camadas”: furo mecânico de 0,10mm e via a laser de 0,050mm. Em um stackup de exemplo com 3mm de espessura e furo mecânico de 0,10mm, a relação de aspecto é 3.0mm/0.10mm = 30:1. Isso já pressiona os limites de metalização confiável de furos mecânicos. Com uma microvia a laser de 0,050mm, uma seção semelhante de 3mm não poderia ter a mesma profundidade de furação sem uma relação de aspecto extremamente limitada, porque a microvia não atravessa todo o stackup. Esse é exatamente o motivo para usar uma estrutura de vias cegas e enterradas em vez de um único furo passante longo. Calcule esse valor com base na espessura do stackup e no tamanho mínimo do furo antes de definir sua estratégia.

Nem todas as vias têm a mesma confiabilidade, uma nuance que costuma passar despercebida em discussões focadas apenas no roteamento. Estudos sobre testes de microvias empilhadas mostraram que a pilha de 2 níveis foi aproximadamente 20 vezes mais confiável em ciclos térmicos até a falha do que a pilha de 4 níveis, considerando as amostras testadas. Isso não elimina a necessidade de uma pilha mais alta em alguns projetos, mas mostra que o número de níveis de microvias empilhadas é uma variável de confiabilidade independente. Ele não é determinado apenas pela escolha entre vias cegas, enterradas ou no pad. Por isso, peça ao fabricante dados de testes de vias empilhadas.

Há também outro aspecto além do roteamento: um estudo de 2023 que avaliou o uso de sinais PAM4 de 112 Gbps confirmou que vias PTH passantes são viáveis nessa velocidade, desde que a geometria das vias e a metalização do fabricante sejam validadas de forma independente. No entanto, ao reproduzir o mesmo projeto nas linhas de outro fabricante, o estudo observou uma redução na largura de banda das vias. A conclusão não é “as vias PTH são boas, então para que você está lendo isto? É só continuar usando PTH”. O tipo de via escolhido na ficha técnica é apenas metade da equação. É necessário comprovar o desempenho do fabricante, não presumir que ele seja adequado.

Integridade de sinal e controle de impedância em 25+ Gbps

Impedância controlada. Qualquer sinal transmitido por uma trilha percorre uma linha de transmissão, não um simples fio. Uma descontinuidade em qualquer ponto da linha de transmissão (por exemplo, uma via, uma transição de camada ou um conector) faz parte do sinal refletir de volta para a fonte. Em frequências baixas, essas reflexões se dissipam antes de causar problemas. Mas em velocidades acima de aproximadamente 25 Gbps, o intervalo entre bits é tão curto que o sinal refletido chega ao receptor enquanto o bit seguinte ainda está sendo amostrado, fechando o diagrama de olho. Essa é a razão fundamental por trás de duas regras de projeto presentes em qualquer stackup de 32-42 camadas: tolerância de impedância controlada e furação reversa.

A ficha documentada de capacidade de processo para uma fabricação de 32-42 camadas especifica tolerância de impedância controlada de 5% na faixa máxima (mais rigorosa do que os 10% comuns em placas de 4-12 camadas), porque os dois condutores de um par diferencial precisam ter impedâncias idênticas para evitar a conversão de modo — mecanismo em que a energia sai do modo diferencial e se transforma em sinal de modo comum que irradia EMI. A furação reversa remove a parte desnecessária de uma via PTH depois que ela conecta as camadas internas necessárias. Acima de 25 Gbps, uma parte não utilizada da via que ultrapassa o ponto de conexão se comporta como uma antena stub, ressonando em uma frequência relevante. Portanto, acima de aproximadamente 25 Gbps, a furação reversa não é opcional. A permissividade complexa do material precisa ser medida com precisão em todo o espectro do sinal para que possa ser considerada corretamente na simulação. Até a nota técnica do NIST sobre medição dielétrica observa que essa medição é necessária para uma análise precisa: “A medição precisa da permissividade complexa… pode ter impacto significativo na análise da adequação das trilhas de placas de circuito impresso para transmitir sinais com distorção e diafonia insignificantes”.

O que é a regra 3-W no projeto de PCB?

A regra 3-W estabelece que, para manter a EMI em níveis aceitáveis em um stackup multicamadas de alta densidade, o espaçamento entre trilhas (S) deve ser pelo menos três vezes maior que a largura da trilha (W), medido de borda a borda. Um espaçamento muito estreito aumenta o acoplamento entre trilhas adjacentes; um espaçamento muito amplo desperdiça o espaço limitado da placa.

Como o espaço disponível em um stackup de 32-42 camadas costuma ser bastante pressionado por BGAs de alta densidade (matrizes de esferas), a regra 3-W é frequentemente flexibilizada para aumentar a densidade de roteamento. Por isso, torna-se ainda mais importante distribuir as camadas considerando os pares diferenciais, mantendo os pares diferenciais de alta velocidade separados em algumas camadas dedicadas.

O que é a regra 20-H para a blindagem de planos de alimentação?

A regra 20-H trata de outro caminho de EMI: o campo eletromagnético que se dispersa para fora dos planos de alimentação e terra. Recuar o plano de alimentação em relação ao plano de terra por uma distância equivalente a 20 vezes o espaçamento dielétrico entre os dois planos (H) limita essa dispersão do campo.

Em uma placa de 32-42 camadas, com possivelmente seis a oito planos de terra e várias tensões de alimentação diferentes, essa regra pode impor uma restrição significativa ao tamanho da placa e ao formato dos planos, em vez de ser apenas uma nota de rodapé na documentação do projeto.

Seleção de materiais: laminados de baixa perda para stackups com número extremamente alto de camadas

Nesse nível, o sucesso das PCBs rígidas depende tanto da seleção do pré-impregnado quanto da escolha do laminado do núcleo: o sistema de resina que une cada par de trilhas de cobre à camada adjacente precisa resistir a quatro a seis ciclos de laminação sem se degradar. Esse requisito é bem diferente daquele de um protótipo de 4 camadas feito em prazo curto.

Nesse nível, a seleção de materiais envolve um equilíbrio entre Dk/Df e custo — não existe uma única opção “melhor”. FR-4 padrão e FR-4 de alto Tg ainda podem ser usados nos planos de alimentação e nas camadas de sinal de baixa velocidade de PCBs com 32-42 camadas; apenas as camadas que transportam sinais de 25+ Gbps precisam de materiais de baixa perda — Rogers, Isola, da família Megtron da Panasonic — e, especificamente, o que importa é o baixo Df em altas frequências. É comum usar um stackup híbrido, com material de baixa perda apenas nas camadas de sinal de alta velocidade e FR-4 nas demais camadas de uma configuração de 32-42 camadas, para controlar os custos.

A seleção de materiais também é um fator de impedância, tema abordado na seção anterior: os dielétricos, assim como suas espessuras, entram no cálculo da impedância, e não o contrário. Ao enviar uma meta de impedância junto com as especificações de stackup e de materiais, garanta que tudo seja definido em conjunto, e não separadamente. A pesquisa e o desenvolvimento contínuos de materiais seguem essa mesma direção: um pedido de patente depositado em 2024 para um dielétrico inorgânico fino e não tecido afirma que ele é adequado para “aplicações com alto número de camadas, bem como em placas de circuito impresso HDI”, confirmando que o desenvolvimento de materiais dielétricos de baixa perda acompanha as demais tendências desse nível.

O que a laminação sequencial significa para suas decisões de projeto

Uma configuração de 32-42 camadas não é prensada de uma só vez; ela é formada por vários subconjuntos de camadas internas, cada um unido a um núcleo de substrato e depois prensado em 4 a 6 ciclos de laminação, durante os quais as vias entre camadas são furadas, metalizadas e preenchidas com cobre.

Para o projeto, isso significa que cada ciclo de prensagem submete todas as camadas anteriores a uma nova aplicação de pressão e temperatura, criando mais uma oportunidade para ocorrer perda de registro, como mencionado anteriormente.

Durante a laminação sequencial, as camadas internas precisam ser posicionadas em sequência dentro de núcleos com pré-impregnado e, em seguida, prensadas sob calor e pressão. Em algumas placas, esse processo se repete dezenas de vezes. Se uma inspeção reprovar uma placa durante um ciclo inicial de laminação, o problema precisa ser resolvido imediatamente, pois há outro ciclo de laminação na sequência e, em geral, já é tarde demais para acessar a camada defeituosa. O fluxo excessivo de resina pode deixar uma área sem resina no dielétrico ou, por outro lado, remover completamente o dielétrico (por exemplo, criando vazios na trilha). Da mesma forma, um fluxo insuficiente cria lacunas. Além disso, a pressão desigual em todo o painel fica incorporada às camadas laminadas. Nada disso é motivo para evitar a laminação sequencial quando o projeto da placa realmente exige tantas camadas, mas explica por que a ideia de que “o número de camadas é uma variável livre” não deve orientar o raciocínio do engenheiro de projeto. Cada camada acrescentada ao projeto representa um ciclo de laminação que consome recursos, tempo e orçamento adicionais, em vez de simplesmente aumentar, de forma passiva, a capacidade de roteamento de sinais.

Erros comuns de projeto: anatomia dos modos de falha em PCBs com muitas camadas

Quatro grandes categorias compõem a anatomia das falhas em PCBs com muitas camadas — causas comuns de falha na primeira fabricação de projetos com 32-42 camadas. Cada uma decorre de uma causa fundamental diferente e tem uma solução específica.

Prontidão dos arquivos de projeto: o que sua documentação precisa antes do envio

Avaliar os equipamentos e as certificações do fabricante de PCBs é diferente de garantir que seus próprios arquivos de projeto estejam prontos para serem enviados a ele — a maioria dos guias sobre PCBs com muitas camadas trata principalmente do primeiro ponto. Para que um projeto de PCB com 32-42 camadas tenha uma chance realista de sucesso, os arquivos precisam conter informações suficientes para que o engenheiro de processos do fabricante avalie a viabilidade sem precisar trocar vários e-mails para esclarecer dúvidas — o mesmo padrão de completude que o Guia de projeto de PCBs de alta velocidade da NASA exige dos arquivos de projeto.

Todo projeto de stackup de PCB traz seus próprios desafios de fabricação quando o número de camadas chega a esse nível, e os tipos de arquivo importam tanto quanto o conteúdo: um pacote de arquivos de projeto ambíguo quanto às transições de vias entre camadas ou que pressupõe que o fabricante vai deduzir como as camadas de cobre são laminadas e metalizadas convida justamente à troca de e-mails de esclarecimento que esta seção busca evitar. Técnicas avançadas de fabricação para uma placa multicamadas desse nível — laminação sequencial, furação de profundidade controlada, inspeção de cada núcleo — só trazem benefícios quando o próprio arquivo de projeto descreve com clareza o que o fabricante precisa produzir. As equipes que trabalham em vários projetos de PCB com esse número de camadas aprendem a padronizar uma vez as notas sobre o processo de fabricação de PCBs, em vez de defini-las novamente a cada projeto; caso contrário, reaprendem os mesmos desafios de fabricação em cada novo lote de fabricação de PCBs multicamadas.

Um diagrama claro de stackup que mostre como as camadas da PCB se conectam — incluindo exatamente onde ocorrem as conexões elétricas entre camadas — ajuda a equipe de controle de processos do fabricante a entender como a PCB se comporta sob o calor da laminação, em vez de receber projetos complexos que teria de analisar por engenharia reversa. Essa é a diferença entre um processo de fabricação de PCBs multicamadas tranquilo e um lote descartado no meio do processo de fabricação e montagem de PCBs. Essa mesma transferência de informações também determina se a montagem dos componentes ocorrerá sem problemas depois: quando a fabricação termina, uma placa de 32-42 camadas destinada ao posicionamento SMT e à refusão ainda precisa passar pela montagem de PCBs e pela inspeção óptica automatizada (AOI) antes de estar pronta para o envio. Um fabricante com capacidade interna para fabricar PCBs multicamadas e fazer a montagem de PCBs sob o mesmo teto evita transferir uma placa densa, com muitas camadas internas, entre dois fornecedores distintos no meio da fabricação.

Essa solicitação responde de forma direta e prática à lacuna de verificação do fabricante mencionada anteriormente neste artigo: um projeto que exige evidências reais de cupons desde o início coloca o ônus da comprovação antes de a fabricação começar, em vez de só depois que uma placa defeituosa volta da montagem junto com um protótipo que nem deveria ter sido encomendado.

Panorama do setor: o que impulsiona a demanda por mais camadas

O fator concreto por trás do aumento da demanda por 32-42 camadas não é uma tendência ampla do setor, como “crescimento”, mas sim a arquitetura de servidores de IA e HPC, que agora começa a se consolidar de fato. Para uma equipe de projeto que trata isso como um problema futuro, o risco é correr na hora de pedir uma cotação, quando descobre que os prazos de entrega de materiais de baixa perda não podem ser reduzidos como os de FR-4. Interfaces de memória HBM de alta velocidade, conectividade densa entre chips e alimentação da placa de várias centenas de watts (500W+) são os mesmos 3 fatores da tabela de limite mínimo necessário de camadas apresentada anteriormente neste artigo, agora reunidos em uma única placa — a mesma combinação encontrada não só em racks de data centers de hiperescala, mas cada vez mais em backplanes de aviônicos aeroespaciais e solicitações de cotação de placas de linha de telecomunicações para RF recebidas pela própria equipe de engenharia da PCBark. Reportagens do setor apontam que a participação da IA na demanda total por PCBs cresceu substancialmente entre 2025 e 2026, em linha com as solicitações que temos recebido para essa classe de projeto.

Para os ciclos de projeto de 2026-2027, o plano de ação prático é este: se seus projetos de placa estão caminhando para SerDes de 400G/800G ou configurações de memória com vários HBM, planeje desde o primeiro dia a disponibilidade de materiais dielétricos de baixa perda e/ou híbridos, em vez de esperar até a cotação. Equipes que só mencionam os materiais na etapa de cotação costumam encontrar o mesmo problema: o fabricante de PCBs informa um prazo de entrega de 12+ semanas para um laminado de baixa perda que teria sido enviado em poucos dias se fosse FR-4, e o atraso no cronograma recai sobre a equipe de projeto, não sobre o fornecedor de materiais. Os prazos de entrega dos materiais de baixa perda usados para 25Gbps+ não diminuem tão rapidamente quanto os de FR-4 e, com o surgimento de patentes sobre materiais dielétricos inorgânicos, essa categoria continua evoluindo.

Perguntas frequentes