Como projetar uma PCB de 8-12 camadas: guia completo de stackup, vias e impedância

Por: PCBark Technical Team da Shenzhen Linghangda Technology. Revisado pela nossa equipe de engenharia.

Uma PCB de 8-12 camadas é uma placa de circuito impresso multicamadas suficientemente densa para fugir ao padrão de uma placa simples e econômica de 4 camadas, exigindo laminação sequencial, impedância controlada e vias cegas ou enterradas para funcionar de forma confiável. Este guia explora em quais situações você realmente precisa de um projeto de placa de circuito impresso com tantas camadas, como projetar melhor seu stackup, qual estrutura de vias atende à densidade de roteamento e o que um fabricante de PCBs pode — e deve — verificar antes de aprovar uma cotação. Se você já tomou essa decisão e precisa apenas de um parceiro de fabricação, nossa página sobre fabricação de PCB de 8-12 camadas apresenta diretamente as capacidades e o processo de cotação.

Quando você realmente precisa de 8, 10 ou 12 camadas?

A maioria dos projetistas passa para 8 ou mais camadas não para parecer sofisticada, mas porque o projeto precisa de mais canais de roteamento, planos de alimentação ou margem para EMC e integridade de sinal do que uma PCB de 6 camadas pode oferecer fisicamente. Uma regra prática bem conhecida de EMC, atribuída ao engenheiro Henry Ott, afirma que 8 camadas é o mínimo necessário para atender simultaneamente a 5 objetivos clássicos de EMC: uma referência de terra dedicada, uma referência de alimentação dedicada, camadas de sinal suficientes, impedância controlada nas trilhas e uma barreira de blindagem contínua.

Os 3 principais fatores por trás de projetos de placas de 8-12 camadas. Na prática, os projetos passam para 8 ou mais camadas por 3 motivos principais: Densidade das trilhas de roteamento sob um BGA: muitos BGAs com alta contagem de pinos exigem um stackup de 8 camadas para rotear os sinais sob o componente com eficiência, especialmente em um projeto de 6 camadas, no qual não há espaço suficiente sem recorrer a muitas vias caras. Falta de espaço para planos de referência dedicados: projetos com barramentos complexos de alta velocidade ou várias fontes de alimentação independentes precisam de planos de referência dedicados; um stackup de 8 camadas oferece espaço suficiente para distribuir referências dedicadas de terra e alimentação. Problemas de integridade de sinal: interfaces de alta velocidade, como DDR4/DDR5 e PCIe Gen4/5, exigem que a corrente de retorno da trilha passe imediatamente sob a trilha de sinal. Um stackup de 8 camadas oferece camadas de sinal e planos de referência suficientes para atender a esse requisito com impedância controlada nas trilhas. Exemplos do setor ilustram esses pontos: um stackup de 8 camadas para um carregador veicular bidirecional de 6,6 kW dedicou uma camada inteira como plano de retorno de terra para cancelar o fluxo magnético nas trilhas de potência, e um conversor GaN de ponte com transformador de núcleo duplo usou um stackup de 8 camadas especificamente para melhorar o acoplamento entre os enrolamentos primário e secundário do transformador e reduzir a resistência CA — foram usados 4oz de cobre nas camadas internas e 2oz nas externas. A fabricação de PCBs para aplicações aeroespaciais e de controle industrial segue o mesmo princípio: projetos com mais fontes de alimentação separadas, circuitos complexos de sinais mistos ou mais pinos de escape para componentes BGA e FPGA do que um número menor de camadas pode suportar fisicamente muitas vezes precisam de um stackup de 8, 10 ou 12 camadas. Essa necessidade vem das limitações do processo de fabricação, não de uma preferência, seja para produzir um protótipo personalizado de PCB ou um lote de produção.

O que é uma PCB de 8 camadas (e em que ela difere de uma placa de 12 camadas)?

Uma PCB de 8 camadas é uma placa multicamadas com 8 camadas condutoras de cobre — normalmente uma combinação de camadas de sinal e planos dedicados de terra ou alimentação — que oferece canais de roteamento e planos de referência suficientes para projetos digitais ou de sinais mistos com velocidades moderadas a altas. Uma placa de 12 camadas amplia esse conceito com mais camadas de sinal e, muitas vezes, mais divisões dedicadas de planos de alimentação para domínios de tensão separados.

Como discutido na fonte acadêmica sobre modelagem de vias citada abaixo, uma placa de 12 camadas também oferece mais margem para que pares diferenciais mudem de camada sem ficarem presos a uma única camada. Dizer que “12 é apenas uma versão maior de 8” não conta a história toda: uma placa de 12 camadas comporta muito mais nets independentes de alta velocidade e domínios de alimentação do que uma placa de 8 camadas antes que surjam conflitos entre pads de vias de diferentes camadas e planos de alimentação/terra.

Arquitetura de stackup para placas de 8, 10 e 12 camadas

Este é o guia de referência para stackups de 8-12 camadas: o princípio central de um bom projeto de stackup viável de 8 ou 12 camadas é garantir que cada camada de sinal fique adjacente a um plano de terra ou de alimentação usado como referência. Uma disposição simétrica — com camadas de cobre e espaçamentos de prepreg/dielétrico espelhados em relação ao centro do stackup — também ajuda a evitar empenamento durante a laminação. Determinar o número de camadas é apenas o primeiro passo; depois de decidir quantas você precisa, a próxima grande escolha de projeto é como empilhá-las, em vez de tratar cada uma isoladamente. As camadas internas fazem o trabalho pesado. Por exemplo, um stackup de 8 camadas projetado para um transformador planar em um conversor de potência GaN usa 4 oz de cobre em 6 camadas internas para combater a resistência causada pelo efeito pelicular e 2 oz nas camadas superior e inferior para permitir trilhas com espaçamento menor. Sobre EMI, o consultor de EMC e colaborador da EDN Kenneth Wyatt publicou um exemplo de 8 camadas no qual os planos de referência de alimentação e terra ficam separados por apenas 4 mils (bem menos que os 20-40 mils de uma PCB básica de 4 camadas), com vias instaladas a cada 1 cm, aproximadamente, ao longo da borda da placa para conectar todos os planos de referência de terra. Esse espaçamento pode ser reduzido para 1-3 mils para melhorar o controle de EMI e reduzir a diafonia entre camadas de sinal adjacentes. Um estudo de 12 camadas arquivado pela NSF, financiado pelo governo federal e sobre um projeto com vias PTH destaca outro aspecto estrutural: o número e o posicionamento das vias são decisões do stackup, não detalhes a acrescentar depois de pronta a arquitetura, pois o posicionamento das vias afeta diretamente quais camadas internas podem conduzir a corrente de retorno sem interferências.

Qual é a espessura de uma PCB de 8 camadas em comparação com uma de 12 camadas?

Não há um valor universal, mas, em geral, placas de 8 camadas têm espessura entre aproximadamente 1,57mm e 2,36mm, dependendo do peso do cobre e do dielétrico escolhido. Já as placas de 12 camadas costumam ter entre cerca de 1,6mm e 2,4mm — por isso, os valores nas páginas dos fornecedores variam alguns décimos de milímetro.

Espessuras menores geralmente exigem um dielétrico mais fino, aproximando a placa de soluções HDI e microvias — falaremos mais sobre isso adiante. Se você pesquisou antes por um exemplo de stackup de PCB de 4 camadas, de PCB de 6 camadas ou de PCB de 10 camadas, a mesma lógica se aplica: a espessura não diz apenas “qual é a espessura da placa”, mas também “como ela foi fabricada”.

Vias cegas, enterradas e PTH: como escolher a estrutura adequada

Esta é a bússola para escolher a estrutura de vias: considere PTH como padrão em uma PCB multicamadas até que as restrições de espaço do escape do BGA tornem impossível continuar usando mais vias PTH sem adicionar pelo menos 2 camadas — por quê? Cada via cega ou enterrada exige uma etapa adicional de laminação sequencial. “Também é perfeitamente possível projetar uma PCB literalmente impossível de fabricar, porque nenhuma sequência de ciclos de furação e laminações sequenciais produzirá todos os furos passantes”, como observou um participante particularmente perspicaz no Electronics StackExchange ao trabalhar em um projeto HDI IPC Tipo III. Profissionais relatam informalmente que furos cegos se tornam mais comuns ao passar de 8 para 10 camadas; placas de 8 camadas geralmente funcionam bem apenas com furos passantes, pois o custo da laminação sequencial costuma não compensar até que falte espaço para esses furos em uma placa densa. A IPC-2226A, norma de projeto HDI por seções, classifica formalmente essa progressão em Tipos I a VI: o Tipo I usa apenas vias passantes conectando as camadas externas; o Tipo II acrescenta vias enterradas no núcleo; e o Tipo III (2 ou mais camadas HDI) permite combinar vias cegas e enterradas com vias passantes. Um relatório de confiabilidade do NASA NEPP oferece uma regra prática bastante útil para determinar quando essa progressão é necessária: placas multicamadas convencionais que roteiam componentes de matriz de área com passo de 1,0-1,27mm podem usar furos metalizados sem microvias, enquanto componentes de passo mais fino é que realmente exigem microvias — o que se aproxima do limite de cerca de 0,8-1,0mm discutido adiante neste guia. Os mesmos dados da NASA também alertam contra a miniaturização excessiva: no conjunto de testes, microvias de 2-mil (cerca de 50µm) falharam após 100 ciclos térmicos, enquanto estruturas maiores de vias no mesmo teste não falharam. Além disso, uma dissertação de confiabilidade independente da University of Maryland constatou que uma microvia com vazio cônico de 16% reteve apenas 1,4% da vida útil à fadiga de uma via sem vazios — depois que se entra no campo das microvias, menor não significa automaticamente melhor.

Essa é a sua relação de aspecto (AR); ela é o principal critério para determinar se um furo pode ser fabricado. De modo geral, os fabricantes não concordam plenamente sobre qual é o limite “real” de AR: fontes que citam a IPC-A-600G costumam especificar um limite de via enterrada de 1:10, mas consideram 1:12 um valor especial. A página de regras de projeto de pelo menos um fabricante alemão especifica um limite mais restritivo, de 1:8. Os furos cegos têm limites um pouco mais consistentes, que as fontes situam entre 1:1 e uma meta de 0.75:1. Não tente adivinhar: o melhor é pedir a confirmação por escrito ao fabricante escolhido, pois o limite depende mais da capacidade dele do que de um valor fixo para todo o setor.

*Os limites da relação de aspecto para vias enterradas realmente variam entre fabricantes (de 1:8 a 1:12, conforme a fonte) — use esta coluna como ponto de partida e confirme a especificação por escrito com o seu fabricante, em vez de tratá-la como um valor fixo para todo o setor.

Impedância controlada e integridade de sinal em PCBs de 8 ou mais camadas

Assim que uma placa inclui DDR4/DDR5, PCIe ou outro sinal na faixa de GHz, a impedância deixa de ser uma consideração secundária e passa a ser uma especificação que você fornece ao fabricante, em vez de algo que espera que funcione por acaso. Um fabricante publicou um exemplo prático de uma placa controladora de 8 camadas para DDR4/PCIe Gen4/USB 3.0, projetada para 50 ohms em terminação simples e 90-100 ohms em diferencial. A medição por TDR (reflectometria no domínio do tempo) nessa placa registrou uma tolerância de ±5% para a impedância de 100 ohms. É apenas um exemplo útil do que é possível, não um resultado que você sempre alcançará, pois a tolerância real da impedância depende do stackup específico e do controle de processo do fabricante. A tolerância de impedância para microvias, por sua vez, costuma ser indicada como ±10%. Em geral, espere uma tolerância de impedância em torno de ±5-10%, também dependendo da estrutura das vias e do stackup, e não de um único valor. Um estudo publicado pelo MIT Power Electronics Research Group sobre um conversor GaN de ponte com transformador de núcleo duplo oferece um exemplo real relacionado: os pesquisadores usaram deliberadamente um stackup de 8 camadas, com cobre mais espesso de 4oz nas camadas internas, especificamente para controlar o acoplamento e a resistência CA e alcançar as metas de impedância e eficiência. O número de camadas e o peso do cobre foram decisões de controle de impedância, além de decisões sobre a capacidade de roteamento.

“A leve assimetria no stackup, causada por diferenças de espessura entre os laminados, também pode provocar empenamento se a configuração de fabricação não estiver balanceada”; além disso, a expansão térmica diferencial decorrente de diferentes coeficientes de expansão térmica (CTE) dos materiais dielétricos “pode causar expansão diferencial do stackup e, consequentemente, aumentar a probabilidade de trincas no barril e delaminação durante ciclos térmicos.”

Zachariah Peterson, membro do IEEE, em um artigo de recursos de projeto da Altium

Há outras preocupações elétricas com esse número de camadas além da impedância. As regras gerais de projeto definidas na IPC-2221, como a distância de isolamento e a distância de escoamento dos condutores em função da tensão e a resistência à formação de filamentos anódicos condutores (CAF), também são essenciais em uma placa que combina alta tensão e alta velocidade, embora raramente recebam nos materiais de marketing dos fornecedores a mesma atenção dada à impedância. Tanto a escolha do material dielétrico (FR4 padrão, laminado de epóxi e vidro com menor perda ou laminado à base de PTFE) quanto o projeto de distribuição de energia (quantas fontes de alimentação separadas precisarão de referências adequadas na placa) influenciam o cálculo dessa mesma impedância controlada, não apenas a largura das trilhas. Para pedidos de placas com impedância controlada, oferecemos gratuitamente um relatório de verificação por TDR como parte do serviço padrão; não é um adicional. Isso porque um stackup pode parecer perfeito no papel e ainda assim não alcançar a impedância desejada quando se consideram as variações reais do dielétrico e a tolerância de corrosão. A única maneira de ter certeza é medir o produto fabricado.

Laminação sequencial: por que placas de 8-12 camadas custam mais e demoram mais para fabricar

Placas de 4 camadas geralmente são fabricadas em uma única etapa, como parte de um ciclo normal de produção de PCBs. Já uma placa de 8 ou 12 camadas costuma exigir outro processo: subconjuntos de camadas internas são furados e metalizados (por exemplo, as camadas 1-4 e 5-8 em uma placa de 8 camadas) e, depois, laminados juntos em uma segunda etapa. Essa é a curva de custos da laminação sequencial: o custo aumenta não tanto pelo número de camadas, mas pelo número de ciclos de laminação. Muitas fabricantes de PCBs estimam que o custo por par de camadas aumenta cerca de 30-40% a cada ciclo adicional de laminação. Mais uma vez, essa é apenas uma regra prática do setor, que deve ser considerada com cautela. Peça à fabricante escolhida um custo real por camada, pois é preciso prever no orçamento o custo desse processo adicional. Como acontece com tantos outros processos, etapas extras também aumentam o prazo de entrega. Uma regra prática que uma fabricante costumava aplicar era acrescentar três dias úteis por etapa de processo; um ciclo de laminação certamente adiciona uma etapa. O que realmente importa não é o item de custo em si, mas evitar uma fabricante que subestima o número de ciclos de laminação para ganhar uma cotação e só descobre no meio da produção que um subconjunto desalinhado exige um retrabalho caro. A linha de produção da PCBark arquiva dados de ciclos de laminação e alinhamento por lote por pelo menos cinco anos, justamente porque essa rastreabilidade permite que uma fabricante detecte um desvio de processo antes que ele cause uma falha em campo, e não depois. Uma patente sobre química de processo da Atotech, grande fornecedora de materiais para laminação e metalização, reforça o mesmo fator de custo pelo lado dos materiais: a química de metalização e laminação usada em cada ciclo é uma variável de custo projetada, não um insumo de preço fixo.

No entanto, o número de ciclos de laminação é uma variável do planejamento do stackup, não uma função direta do número de camadas. Um documento sobre regras de projeto HDI indica que “uma placa HDI de 10 camadas poderia ser fabricada com apenas 3 etapas de laminação, em vez de 5, desde que houvesse um planejamento cuidadoso de quais camadas seriam fabricadas em cada substack”. Além disso, um estudo de modelagem de custos da IPC/SMTA (SavanSys Solutions e Ormet circuits) analisou placas reais para uma aplicação móvel de 10 camadas e uma aplicação para servidor de 28 camadas, comparando as abordagens tradicionais de 5/10 etapas de laminação com a interconexão em Z. Nos dois casos de placas reais, a construção com interconexão em Z teve um desempenho ligeiramente melhor do que as abordagens tradicionais de 5/10 etapas de laminação em relação ao custo total estimado. (Os autores alertam que os custos indiretos e as margens de lucro variam muito entre as fábricas de PCBs e, por isso, recomendam considerar o modelo apenas uma ilustração geral dos custos possíveis.)

Fabricação sequencial de 8-12 camadas ou HDI Any-Layer: qual escolher?

Não existe uma opção melhor em todos os casos: o HDI tem um custo por camada maior por causa das vias cegas e enterradas, mas pode atingir a mesma densidade de roteamento com menos camadas. Por isso, a comparação correta é pelo custo total da placa, não pelo custo por camada. Uma placa HDI de 6 camadas que desempenha a mesma função que uma placa sequencial de 10 camadas pode acabar custando menos no total, embora o processamento HDI tenha um custo maior por camada.

A literatura da IEEE sobre EMC apresenta o mesmo ponto no nível de uma única camada: paga-se mais para incluir vias cegas ou enterradas que, de outra forma, não seria possível posicionar dentro da densidade de trilhas. Uma fabricante de HDI explica isso claramente em sua página de perguntas frequentes: o custo adicional do processamento HDI “é compensado no custo total da placa por um número menor de camadas” quando o pitch do BGA se aproxima do limite de 0,8mm.

Se o pitch estiver próximo desse limite, faça a comparação em valores monetários, em vez de presumir que uma das opções será sempre mais vantajosa. Vale a pena ler uma comparação dedicada entre PCB HDI e PCB multicamadas antes de decidir.

De 4 ou 6 camadas para 8-12: o que realmente muda

Ao passar de uma placa de seis, quatro ou (se possível) duas camadas para uma placa de 8 camadas, não se trata simplesmente de acrescentar mais do mesmo. O blog de PCBs da JLCPCB publicou recentemente um excelente artigo que vale a pena guardar: ao passar de 4 para 6 e, depois, para 8 ou 10 e então 12 camadas, os custos não aumentam de forma constante. O “salto” pode ser acentuado ou até diminuir temporariamente para determinados volumes e números de camadas. Por questões de fluxo de fabricação e incompatibilidade de capacidade produtiva, lotes de produção de 6 camadas podem custar mais do que placas de 4 ou 8 camadas. Quais são as diferenças de engenharia entre 4/6 e 8-12 camadas? A necessidade de planos de referência, a laminação sequencial como padrão (em vez de uma única etapa) e o uso disseminado de vias cegas e enterradas. De repente, a placa passa a exigir um stackup projetado com critério, e o erro mais comum nessa transição é uma equipe de projeto reutilizar a lista de verificação DFM de uma placa de 4 camadas em uma placa de 8-12 camadas e só perceber o que faltou quando um lote falha no teste elétrico. Os requisitos de fabricação da PCBark conforme IPC-6012 Classe 2/3 e o teste com sonda voadora em 100% dos pedidos existem justamente para detectar essa lacuna antes que o produto chegue ao cliente, e não após uma devolução por falha em campo. Uma patente de construção multicamadas da TTM Technologies, uma das maiores fabricantes de PCBs, reflete a mesma realidade no nível da fabricação: ampliar um método de construção para além de algumas camadas é tratado como um problema de engenharia próprio, digno de patente, e não como uma simples repetição do processo de 4/6 camadas.

Custo, prazo de entrega e os fatores que realmente determinam o preço nessa faixa de camadas

Se você está pesquisando preços de PCB de 8 a 12 camadas ou referências de custo de PCB de 8 a 12 camadas, a resposta honesta é que o custo por placa varia muito conforme o volume e a região: um protótipo de 8 camadas para hobby, fabricado por uma empresa offshore, custa cerca de $7 por placa, com prazo de 2 semanas, enquanto um pedido de 10k unidades de uma placa de 10 camadas custa $50 por placa nos Estados Unidos e $25 na China, segundo relatos de várias pessoas do setor (veja Electronics StackExchange, Reddit etc.). Fabricantes que oferecem o que chamam de “capacidades padrão” normalmente consideram de 0-12 camadas dentro do prazo padrão de produção (de mesmo dia a 5 dias); placas de 8 camadas costumam levar de 7-10 dias, em comparação com 5-7 dias para 6 camadas e 3-5 dias para 4 camadas. Acima de 12 camadas, ou quando há impedância cega e/ou enterrada, o projeto geralmente é classificado como personalizado/avançado, com prazos que variam de mesmo dia a 4 semanas. Os principais fatores que determinam o custo, em ordem aproximada de impacto, são: o número de camadas e de ciclos de laminação — cada par adicional de camadas pode elevar o custo da placa em ~30-40% —, o tipo de estrutura de vias (vias cegas e enterradas exigem uma etapa de processamento adicional em relação a um furo passante metalizado padrão), a espessura do cobre e o volume. Um pedido pequeno de protótipos precisa absorver uma grande parte dos custos fixos do fabricante em cada unidade; esse custo praticamente desaparece em compras de grandes quantidades. Por isso, o custo por placa de um protótipo de PCB de alta velocidade com prazo acelerado e o de uma produção de 10.000 unidades com o mesmo stackup de PCB de 8-12 camadas podem ser tão diferentes. Um erro caro que vemos compradores cometerem é buscar o menor preço cotado por placa sem verificar se a cotação inclui teste elétrico de 100% das placas ou se considera apenas inspeção por amostragem, com riscos ocultos. A PCBark oferece prazo de 48-72 horas para protótipos, sem quantidade mínima de pedido, porque são anos de rigor no processo — e não um corte na inspeção — que permitem cumprir esse prazo. Uma patente de método de construção de PCB multicamadas ilustra o motivo: etapas de processo que reduzem os ciclos de laminação ou simplificam a formação de vias afetam não apenas a fabricabilidade, mas também os custos e prazos de entrega mencionados acima.

O que verificar antes de aprovar uma fabricante de placas de 8-12 camadas

O protocolo de verificação de fabricantes abaixo é a lista de verificação que gostaríamos de ter tido ao comprar uma placa de circuito impresso, e não ao vendê-la. A IPC-6012 (Especificação de qualificação e desempenho de placas de circuito impresso rígidas, versão atual Revisão F) define a metalização mínima de cobre para cada classe: as Classes 1/2 exigem uma média de 20 microns, com mínimo de 18 microns, enquanto a Classe 3 exige uma média de 25 microns, com mínimo de 20 microns.

Pergunte a qual classe sua fabricante está realmente qualificada e peça os registros de verificação da espessura da metalização, caso isso seja importante para sua aplicação. A Revisão F também introduz três classes de estruturas de cavidade e uma tolerância para vazios no anel anular e na parede da via da Classe 3 equivalente a 5% da área de vazios — vale verificar se o layout da sua PCB pressupõe uma tolerância mínima diferente. Uma placa de circuito impresso multicamadas fabricada conforme uma classe especificada permite comparar diretamente a tecnologia de PCB de duas fabricantes, sem depender apenas do que afirmam. Isso é ainda mais importante em projetos multicamadas complexos, nos quais o custo adicional de um erro se acumula a cada ciclo de laminação.

Nos nossos próprios pedidos de 8-12 camadas, esta não é uma lista de verificação de marketing; é nosso processo padrão: requisitos de fabricação conforme IPC-6012 Classe 2/3, teste elétrico em 100% das unidades com sonda voadora, além de AOI em cada núcleo interno, inspeção por raios X das juntas de BGA, análise de corte transversal/microseção do cobre interno e relatório de verificação de impedância por TDR para pedidos com impedância controlada. Os dados de processo e teste são armazenados por pelo menos cinco anos para cada lote. Também recomendamos incluir uma dimensão que é fácil esquecer ao pedir uma cotação: os testes de aceitação não devem se limitar a “aprovado no teste elétrico”. Para aplicações que exigem maior confiabilidade, pergunte se o sistema de qualidade da fabricante abrange a incorporação dos requisitos da análise de projeto ao processo e a retenção documentada de cupons de teste, e não apenas a inspeção da placa acabada. Essa é a diferença entre detectar um desvio de processo após um único lote defeituoso e só percebê-lo depois de uma falha em campo. Uma análise DFM antes do início da fabricação é a maneira mais econômica de identificar a maioria desses problemas.

Perspectivas do setor: para onde caminha o projeto de PCBs multicamadas

A mudança mais concreta no curto prazo para quem projeta placas de 8-12 camadas não é uma previsão de crescimento do mercado, mas uma atualização de norma que já ocorreu. A IPC-6012 Revisão F, publicada em September 28, 2023, é identificada como a revisão vigente na própria loja de normas da IPC. Com base na análise publicada, cláusula por cláusula, por uma fabricante da Classe 3, a atualização ajustou as orientações de espaçamento mínimo entre dielétricos para melhor atender a stackups modernos mais densos (passando de um valor padrão de aproximadamente 90µm para um valor mais restrito, de ~65µm, em projetos emitidos após 2023-12-31). Considere os valores exatos em microns como a interpretação técnica dessa fabricante, e não como uma citação direta da norma (disponível mediante pagamento), e confirme a cláusula vigente com sua fabricante antes de projetar com base nela. Se sua biblioteca de projetos ou as regras de projeto padrão da fabricante ainda se baseiam na Revisão E anterior, sinalize isso agora para evitar atrasos ou a rejeição do projeto durante a análise DFM do próximo pedido de 8-12 camadas. Esse problema pode ser evitado; não deveria ser uma surpresa. A PCBark acompanha as revisões da IPC como parte de seu próprio processo de análise DFM, justamente porque um projeto baseado em uma premissa desatualizada pode gerar um risco que só aparece no pior momento: depois da aprovação da ferramentaria. As próprias notas de lançamento da IPC abrangem a Revisão F de forma mais ampla: tratam de placas rígidas, placas multicamadas com vias PTH, vias cegas e enterradas e confiabilidade de microvias. Portanto, não se trata de uma mudança restrita a HDI; ela também afeta a construção padrão de PCBs multicamadas com vias PTH.

Além dessa atualização específica, o contexto mais amplo do mercado (indicativo, mas não é o argumento principal aqui) é o crescimento contínuo tanto do mercado geral de PCBs quanto, em ritmo visivelmente mais acelerado, do segmento de HDI. Empresas de pesquisa de mercado, incluindo Grand View Research e Mordor Intelligence, estimaram o crescimento geral do mercado de PCBs na faixa de 4,8-5,8% CAGR até o início da década de 2030, com crescimento significativamente maior para o segmento de HDI. Na prática, isso significa que a comparação de custos entre HDI e fabricação sequencial discutida acima provavelmente continuará favorecendo o HDI à medida que o segmento amadurece. Esse é mais um motivo para fazer a comparação considerando seu próprio pitch e volume, em vez de adotar por padrão o método de construção ao qual sua fabricante atual se dedica. Uma patente de construção da DDI Global, fabricante especializada em HDI, é um sinal concreto dessa tendência: as fabricantes estão patenteando ativamente métodos de construção para pitch mais fino e maior densidade, em vez de tratar os stackups atuais como uma solução definitiva.

Perguntas frequentes