Diseño y fabricación de PCB de 16-24 capas: guía completa de ingeniería

Las PCB de 16-24 capas se usan cuando la densidad de ruteo, la cantidad de planos de alimentación y los requisitos de integridad de señal superan lo que puede ofrecer una placa de 4-12 capas; es decir, en la mayoría de los backplanes para servidores, switches de telecomunicaciones y placas de aviónica. En este artículo analizamos la arquitectura del apilamiento de capas, por qué se recurre a la laminación secuencial, cómo implementar vías ciegas y enterradas, cómo verificar la impedancia y cómo auditar al fabricante de PCB antes de liberar un diseño para fabricación.

Qué define realmente a una PCB de 16-24 capas

La norma de NASA sobre calidad de fabricación de placas ofrece esta definición, lo bastante general como para aplicarse sin límites estrictos: “una estructura compuesta que utiliza interconexiones punto a punto para formar un circuito electrónico… e incluye construcciones de una cara, dos caras, multicapa, rígidas, rígido-flexibles y flexibles”; una definición lo bastante amplia para abarcar casi cualquier placa multicapa, incluidas las de 16-24 capas.

Sin embargo, el rango de 16 a 24 capas responde sobre todo a un umbral estructural: se necesitan planos de tierra y de alimentación separados, además de las capas destinadas a pistas y componentes; el apilamiento de capas debe ser simétrico para laminarse sin deformarse; y, al añadir vías ciegas o enterradas, la placa ya no puede fabricarse en un solo ciclo de laminación.

El proyecto académico de 2025 de Missouri University of Science and Technology estudió un diseño real de 24 capas: 10 capas de señal en un apilamiento total de 160 mil, con dieléctrico de stripline de 1.3 mil. Es un salto considerable respecto de una placa de consumo de 4-6 capas. Por eso, a partir de este rango empiezan a ser relevantes cuestiones de diseño como la simetría del apilamiento, el orden de laminación, la selección de vías y el control de impedancia, que tienen mucha menos importancia en placas con menos capas.

Ya sea que la hoja de especificaciones la llame PCB de 16 capas, PCB de 20 capas o simplemente PCB de muchas capas, el criterio de separación descrito sigue siendo el mismo, independientemente del número exacto dentro de ese rango.

Diseño del apilamiento y disposición de capas para 16-24 capas

El principio rector con esta cantidad de capas es el mismo que con 10, solo que se repite muchas más veces: cada capa de señal debe tener un plano de referencia adyacente; las capas externas e internas tienen funciones definidas en el apilamiento; y todo el apilamiento debe ser simétrico de arriba abajo respecto del centro de la placa para evitar que se deforme durante la laminación. Rick Hartley, experto en integridad de señal de Applied Innovation, explicó la física fundamental de forma sencilla: “como las capas de señal siempre deben rutearse a un dieléctrico de distancia de un plano de retorno, no conviene tener más de seis capas de señal en un apilamiento de 10 capas”.

“Debido a que los dieléctricos son muy delgados en las placas con muchas capas, las de 10 y 12 capas tienen una impedancia de plano extremadamente baja y una excelente calidad de señal, si el apilamiento está bien diseñado.”

Rick Hartley, Applied Innovation, EE Times

Al aplicar esta regla a 24 capas, se mantiene la misma disciplina entre las capas de señal y los planos de referencia. Así lo demostró en la práctica el estudio de caso de Missouri S&T: el diseño buscaba una impedancia diferencial de 100 Ω en una capa de señal stripline con un par diferencial y alcanzó 99.76 Ω (un error de 0.24 Ω), una pérdida de inserción de -1.19 dB/inch frente al objetivo de -1.2 dB/inch y una diafonía de extremo lejano de -78.29 dB frente al objetivo de -60 dB. Así se ve una placa con muchas capas y un apilamiento bien diseñado cuando se aplica la regla de los planos de referencia de forma consistente. Estas cifras provienen de un estudio académico publicado, no de un promedio industrial validado en distintas fuentes; considérelas una prueba de viabilidad, no un resultado garantizado para todos los diseños.

Sin embargo, esto no ocurre por sí solo. Por ejemplo, en un caso, las diferencias entre la densidad de cobre de las capas superior e inferior de una placa de 24 capas y 3.0mm eran tan grandes que, sin corregirlas, no se habrían cumplido los requisitos de planitud. En la misma revisión se señaló que la especificación del cliente, con un máximo de 4mil para los talones del taladrado posterior, era demasiado exigente para el espesor de la placa. Mantener talones tan cortos en una placa tan gruesa mientras se garantiza una metalización adecuada de las vías es arriesgado; en su lugar, se recomendó un mínimo de 5-6 mil.

No equilibrar correctamente la densidad del cobre puede causar fallas que no se ven a simple vista. Un ingeniero de CAM describió un apilamiento en el que todos los planos de alimentación estaban en un lado de la placa y todas las pistas de señal, en el opuesto. Después del reflujo, la placa se deformó mucho y quedó “como una papa frita”. Para empeorar las cosas, las primeras unidades pasaron las pruebas, y la deformación solo se hizo evidente en el campo, seis meses después de la puesta en operación, cuando la placa deformada había separado suficientes BGA de sus contactos como para provocar fallas.

Preste atención a los cambios de nivel: el rango de 16-24 capas se ubica entre los niveles “Avanzado” y “Alta complejidad”, no en “Extremo”. La curva de costos se vuelve realmente pronunciada a partir de las 28 capas, cuando cada dos capas adicionales elevan considerablemente el precio.

La idea principal es que el rendimiento de una PCB de 16-24 capas depende de la simetría del apilamiento y de la disciplina con los planos de referencia, no del número de capas.

La razón estructural por la que un apilamiento deformado suele fallar en campo y no en fábrica es sencilla: una inspección de planitud después de la laminación (parte de la verificación interna de PCBark, certificada bajo ISO 9001:2015) detecta los desequilibrios en la densidad del cobre antes del ensamble. En cambio, una placa que omite ese paso puede pasar las pruebas iniciales y aun así deformarse lo suficiente, tras meses dentro de un gabinete aeroespacial o de defensa, como para separar las bolas BGA de sus contactos.

Por qué se necesita la laminación secuencial (y qué materiales la soportan)

En el proceso de fabricación de PCB, una placa multicapa convencional se construye en un solo ciclo de laminación: todas las capas se unen al mismo tiempo mediante calor y presión. Esto deja de ser viable cuando un diseño de 16 a 24 capas empieza a incluir vías enterradas o ciegas, algo habitual, aunque no universal, con esta cantidad de capas.

La documentación de ingeniería de NASA sobre microvías lo explica con precisión: “una alternativa a la construcción de compuestos con pines paralelos es el apilamiento secuencial de las capas, que permite incorporar vías enterradas”. La limitación depende de la arquitectura de las vías y de la densidad de ruteo, no simplemente de la cantidad de capas: técnicamente, es posible construir un diseño de 16 a 24 capas usando solo vías de orificio pasante y menos ciclos.

Cuando se usan tantos niveles de capas de señal en dispositivos con muchos pines, es frecuente encontrar vías (lo que hace habitual la laminación secuencial), en mayor o menor medida. Un ingeniero de Reddit que trabaja en fabricación HDI lo explicó con claridad: “tener que usar laminación secuencial aumenta bastante el costo. El taladrado láser desde la capa externa hasta la siguiente no aumenta mucho el costo. Las vías apiladas aumentan mucho el costo y reducen considerablemente la cantidad de fabricantes capaces de construir la placa”. Así funciona en una placa de 20 capas: se pueden preparar dos sublaminados, taladrar vías de orificio pasante entre ellos y unirlos con adhesivo. Cada nueva estructura con vías enterradas añade un ciclo de laminación.

Los materiales deben soportar los ciclos de calor y presión sin separarse ni deslaminarse. JPL y NASA Glenn Research Center obtuvieron los parámetros reales del proceso de laminación: un horno de alta presión y temperatura (autoclave) que opera a 300°C y 100 psi durante una hora por ciclo. Luego realizaron ciclos térmicos de -125°C a 100°C (no se produjo delaminación en 21 ciclos). Los materiales laminados y los preimpregnados se califican según IPC-4101E, que incluye especificaciones para la temperatura de transición vítrea (Tg), el coeficiente de expansión térmica (en los ejes X y Z) y la resistencia al crecimiento de CAF (filamento anódico conductor). Estos factores pueden determinar si los materiales soportan más de un ciclo de prensado.

Bob Willis, experto ampliamente citado en defectos de SMT y ensamble, plantea una idea similar sobre la delaminación: con frecuencia se atribuye erróneamente solo a la humedad. En realidad, suele deberse a una unión débil entre capas o a contaminación durante la laminación; la humedad simplemente aprovecha la adhesión debilitada.

“La delaminación de una PCB puede ser sutil o evidente. Se debe a la expansión de la humedad en el laminado de la PCB, pero esa quizá no sea la causa raíz… una unión deficiente durante la fabricación de la placa multicapa o algún tipo de contaminación pueden provocar una mala adhesión en las capas internas y permitir que se acumule humedad”.

Bob Willis, analista de defectos de SMT y ensamble, Printed Circuit Design & Fab

La patente de 2026 de FICT Ltd aborda directamente esta clase de problema: desplaza la posición de la vía de pasta conductora para que no quede justo encima del orificio pasante del núcleo. Así, la expansión térmica de la resina durante la unión por laminación no ejerce una tensión destructiva sobre la vía, lo que mejora la confiabilidad a largo plazo en aplicaciones de placas madre para servidores e interposers de alta velocidad.

Impedancia controlada e integridad de señal en apilamientos profundos

Mantener la misma impedancia en una PCB de 16-24 capas depende de controlar el espesor del dieléctrico y repetir la ubicación de los planos de referencia en cada ciclo de laminación. La física es la misma que en una placa de 4 capas, pero hay más oportunidades para que se acumulen desviaciones. En condiciones normales de fabricación, la impedancia se mantiene dentro de ±10%; en una opción de mayor costo, con un espesor de dieléctrico más preciso y pistas verificadas, puede llegar a ±5-7%. La Enmienda 1 de IPC-6012F (incorporada en la versión vigente) admite espesores menores para los conductores internos que los indicados en la tabla anterior. Esto permite controlar mejor la impedancia en los apilamientos multicapa al reducir la variación a medida que disminuye el espesor de las capas de cobre.

Para los pedidos con impedancia controlada, PCBark entrega un informe de verificación TDR (reflectometría en el dominio del tiempo) por placa, junto con pruebas con sonda volante al 100% e inspección óptica automatizada (AOI) de cada núcleo interno antes de la laminación. No se trata de un muestreo: se verifica cada núcleo antes de la laminación final, como se requiere para cualquier tolerancia de impedancia indicada en una hoja de datos. La longitud del talón de una vía es una de las variables menos controladas que más influyen en el presupuesto de impedancia y pérdida de inserción de un apilamiento profundo. Ese es precisamente el problema que aborda directamente una patente reciente de taladrado posterior, al cambiar la posición de la vía respecto del taladro para mantener una tolerancia más estricta de separación cero.

Estructuras de microvías ciegas, enterradas y apiladas: relación entre el tipo de vía, los ciclos de laminación y el costo

Cada tipo de vía que se define en una placa de 16-24 capas tiene un costo real y afecta los ciclos de laminación; no es una partida abstracta de “función avanzada”. Según IPC-2226A, una microvía tiene un diámetro inferior a 0.15mm y una relación de aspecto de hasta aproximadamente 1:1 (aunque en la práctica suele acercarse más a 0.8:1, como en un dieléctrico de 4-mil con una perforación de 5-mil). Las estructuras de vías ciegas y enterradas suelen añadir entre 10-30% al costo de fabricación, según el número de capas HDI y la densidad de microvías. Además, una nota de aplicación de Xilinx sobre un apilamiento PCIe de 16 capas ilustra el costo con un ejemplo real: cada nuevo tipo de vía ciega o enterrada que se incorpora a una placa aumenta alrededor de 30% el costo de laminación.

La limitación física que subyace a todo esto es la relación de aspecto que el sistema de taladrado láser puede perforar con un rendimiento de fabricación adecuado. Los rangos de impacto en el rendimiento publicados por AtlasPCB ilustran claramente esta compensación: las relaciones de aspecto inferiores a 6:1 tienen un impacto mínimo; las de 8:1 a 10:1 requieren optimización; y por encima de 12:1 se necesita equipo especial, con menor rendimiento y los correspondientes sobrecostos. Esto se debe a que la capacidad de penetración de la metalización —es decir, cuánto cobre se deposita realmente en el centro del barril perforado en comparación con la superficie— disminuye de 80-90% con 5:1 a 40-55% con 12:1.

¿Una placa con muchas capas es lo mismo que una HDI?

No necesariamente. El número de capas y la construcción HDI (interconexión de alta densidad) son dos aspectos independientes del diseño para enrutar señales de alta densidad; pueden coincidir, pero no son equivalentes. En una construcción estándar con apilamiento de capas y vías pasantes, suelen usarse vías de tamaño mínimo de 0.2mm en placas de 4-8 capas, compatibles con velocidades de alrededor de 10Gbps.

Las construcciones HDI emplean vías de tamaño mínimo de 0.075mm o menos, normalmente en placas de 8-32+ capas que admiten velocidades de 56-112Gbps o superiores. La misma disciplina de confiabilidad de laminación descrita en un estudio de laminación de circuitos flexibles del NASA Glenn Research Center se aplica tanto a una fabricación HDI con muchas microvías como a un apilamiento convencional con vías pasantes. Por eso, una placa de 16-24 capas puede fabricarse con un apilamiento convencional de vías pasantes, como diseño HDI completo o en un punto intermedio: el número de capas por sí solo no lo define. Para una comparación detallada, consulte nuestra comparación entre PCB HDI y multicapa.

Vale la pena mencionar una afirmación realmente contraintuitiva, dicho claramente: más capas no necesariamente es mejor. Tres fabricantes de PCB independientes entre sí plantean exactamente lo mismo. Uno lo expresa de forma tan contundente como cualquier blog de ingeniería que encontramos para esta investigación: «el número de capas es el síntoma por el que le cobran. El apilamiento de capas es el problema que realmente tiene». Otro lo plantea como una comparación directa: «una placa bien diseñada de 4 capas puede superar el desempeño de una placa mal diseñada de 6 capas. La clave está en asignar correctamente las capas y configurar bien el apilamiento, no solo en el número de capas». Un tercero lo describe simplemente como una idea equivocada que los fabricantes escuchan con frecuencia: «es común creer que más capas se traducen automáticamente en mayor calidad… En realidad, la calidad de la PCB depende de principios de diseño rigurosos, un control preciso del proceso y prácticas de fabricación confiables». No encontramos una fuente académica ni de un organismo de normalización que formule específicamente esta afirmación, pero es un punto notable que fabricantes comerciales independientes coincidan en ella, aunque no cuente con una validación de mayor nivel.

Dónde se utilizan realmente las placas de 16-24 capas

Servidores, HPC y plataformas de aceleradores de IA

Según la firma de investigación de mercado Prismark, el mercado de PCB para servidores y computación de alto rendimiento (HPC) sumó $18 billion en 2023. Más del 60% de estas PCB tienen 18-24 capas, y se proyecta que el segmento crezca más de 20% interanual hasta alcanzar $25 billion en 2025. En una placa de servidor típica de 24 capas, una parte importante de las capas se destina a alimentación y tierra, por lo general alrededor de 8 planos de alimentación y 4 de tierra, para gestionar eficazmente la integridad de señal. Mientras tanto, las tarjetas madre de servidores de IA tienden a incorporar cada vez más capas: pasaron de 14 capas en 2019 a un promedio de 18-22 capas en 2024. Productos como la línea PowerEdge de Dell usan placas de 20 capas para facilitar la inferencia de IA. Otros análisis del mercado de tarjetas madre para IA, que también citan la investigación de Prismark a través de otra publicación comercial, describen una construcción híbrida habitual: por lo general combina 20-30 placas con núcleo multicapa convencional y 2-8 capas de interconexión de alta densidad (HDI) en las zonas con mayor intensidad de señales. Esta tendencia impulsó el crecimiento de la categoría de PCB HDI a 17.8% en 2024, por encima de los demás tipos de PCB.

Aeroespacial y defensa

El mismo factor —el alto fanout de componentes— llevó a la aviónica y a la electrónica de defensa a este rango de capas, junto con un requisito adicional: IPC-6012FS, el suplemento para aplicaciones aeroespaciales y militares de IPC-6012F, que establece la barrera de calidad Clase 3 que estas placas deben cumplir, en una exigencia comparable en espíritu a la norma de NASA sobre calidad de las conexiones soldadas para hardware de vuelo. Según el ingeniero Brendon McHugh en un artículo de Electronic Design, el fanout de BGA con muchos contactos fue una de las principales causas de que muchos diseños se ubicaran en este rango: «uno de los principales impulsores de un apilamiento con muchas capas son los arreglos de rejilla de bolas (BGA) con muchos contactos, en los que hay que prestar especial atención al “breakout” o fanout de las pistas». Para más detalles sobre los criterios de diseño aeroespacial, consulte nuestra guía de diseño de PCB para la industria aeroespacial.

Conclusión clave: no todas las aplicaciones se benefician de usar el máximo número de capas. Como dijo un fabricante activo en un AMA, un gran número de capas y un mayor grosor de cobre «realmente no ofrecen ninguna ventaja» en aplicaciones que no requieren esa densidad de enrutamiento: «¿preferiría cargar un iPhone o un iHuge?». Ajuste el número de capas a los requisitos de enrutamiento y de los dominios de alimentación, no al revés.

Verificación del fabricante: lista de verificación para verificar al fabricante

Una hoja de cotización indica lo que un fabricante dice que puede construir, pero no si puede verificarlo después. En placas de 16-24 capas con vías ciegas o enterradas, los riesgos de confiabilidad suelen ocultarse en la verificación; se trata del mismo tipo de riesgo latente de metalización de microvías documentado en el informe de ingeniería de confiabilidad de microvías de NASA. IPC ha emitido una advertencia directa a la industria al respecto: las técnicas de inspección tradicionales ya no son eficaces para detectar fallas de metalización entre microvías y sus áreas de contacto de destino. Esto significa que una placa puede aprobar las pruebas de aceptación iniciales y aun así fallar más adelante durante el reflujo, las pruebas de estrés ambiental o el servicio en campo.

Precisamente para responder a estas preguntas está diseñado el proceso de PCBark: calidad de fabricación IPC-6012 Clase 2/3, informes de impedancia verificados por TDR para pedidos con impedancia controlada, pruebas eléctricas al 100% con sonda volante e inspección óptica automatizada (AOI) en cada núcleo interno, inspección con rayos X de las uniones de BGA y cortes transversales o microsecciones del cobre interno. Todo forma parte de un servicio EMS llave en mano que abarca desde la revisión DFM hasta el ensamble SMT/THT y las pruebas funcionales, bajo la norma ISO 9001:2015. Haga las mismas seis preguntas a cualquier fabricante que esté evaluando; sus respuestas le dirán más que una tabla de capacidades.

Costos y plazos de entrega de las placas de 16-24 capas

Las fuentes expresan los costos de fabricación de PCB para este rango de capas en unidades distintas, que no coinciden del todo en una única cifra; eso, por sí mismo, es información útil. El precio publicado por un fabricante para una PCB prototipo de 24 capas (1-10 piezas) es de $800-2,500 por placa, mientras que las placas FR4 para producción cuestan $150-400 por placa. Los materiales prémium de bajas pérdidas agregan 40-60%. Otro marco de referencia independiente, basado en porcentajes, indica que cada capa de cobre adicional aumenta alrededor de 10-20% el costo de fabricación respecto de una placa básica de 2 capas, y que una placa de 6 capas casi duplica el precio de una placa de 2 capas de tamaño equivalente. Las vías ciegas o enterradas, o las estructuras con vías en áreas de contacto, agregan otro 30-50%, según el número de capas. Ambas fuentes apuntan a la misma tendencia general: los costos crecen más rápido que el número de capas. Sin embargo, ninguna sustituye una cotización específica para el proyecto. Parte de esa curva de costos se debe al ciclo de prensado adicional que exige cada cambio en la estructura de vías. Precisamente ese factor de costo busca resolver una patente de 2026 sobre sustratos laminados, al reducir la tensión que cada vía ejerce sobre el material circundante durante la unión.

Las estimaciones del tamaño del mercado mundial de PCB varían tanto entre las firmas de investigación de mercado que ofrecer una sola cifra daría a entender una precisión mayor de la que cualquier informe puede respaldar. Un informe elaborado a partir de publicaciones comerciales y datos aduaneros de Corea y Taiwán mediante TrendForce calcula que el mercado rondó los $92 billion en 2025, con un crecimiento de 28-35% impulsado por la IA. Otra firma independiente de investigación de mercado estimó el mercado en $74 billion en 2025 y proyectó que alcanzaría $130 billion en 2034. Una tercera lo estimó en $80 billion en 2025, con una tasa de crecimiento anual compuesta (CAGR) de 5.2% hasta 2032. Considere cualquier cifra específica del tamaño del mercado o de CAGR que encuentre —incluidas estas— como orientativa, no como una fuente definitiva.

Hacia dónde se dirige el número de capas: IA/ML, redes 800G y HPC

La demanda de aceleradores de IA y redes 800G está reduciendo la capacidad de fabricación con laminación secuencial en toda la industria. Según la recopilación de TrendForce de publicaciones comerciales y datos aduaneros de Corea y Taiwán, el precio de importación del laminado revestido de cobre llegó a $20,728 por tonelada en March 2026, un aumento de 74.5% respecto del año anterior. Es la primera vez que el precio de importación supera los $20,000/ton desde que comenzaron los registros en 2000.

Para quienes planeen una placa de 16-24 capas con fecha de fabricación en 2026, la consecuencia práctica es clara: asegure capacidad con el fabricante desde las primeras etapas del diseño, no después de liberar los archivos para fabricación. La capacidad de materiales y procesos de la que depende este rango de capas ya está sometida a una presión real y documentada, no a un riesgo hipotético futuro.

No se trata de un informe aislado. El área de investigación de TrendForce afirma que la generación más reciente de GPU Rubin de NVIDIA «está transformando la demanda de sustratos avanzados y materiales para PCB» y que incorpora muchas más capas que sus predecesoras. Otros informes comerciales que citan investigaciones de Prismark corroboran que las tarjetas madre para IA han pasado a diseños híbridos de 20-30 o más capas, además de capas HDI, y que la categoría HDI creció 17.8% en 2024, el mayor aumento entre las categorías de PCB. Por su parte, una firma de análisis centrada en redes confirma que la transición a 800G/1.6T impulsa el componente de redes de esta tendencia y proyecta que el mercado de Ethernet para IA a escala supere los $100B en 2030. La ingeniería de los fabricantes ya responde a esa demanda: una patente de 2026 sobre perforación posterior dirigida a tarjetas madre de servidores y aplicaciones de interposer de alta velocidad es una señal concreta del rumbo que toma la ingeniería de estructuras de vías a medida que el número de capas supera el rango actual de 16-24.

Preguntas frecuentes